| 主权项 |
1.一种积体电路,其系包括:一个锁定回路电路,该锁定回路电路系包括:用于检测在一个第一时脉信号以及一个第二时脉信号之间的相位差之装置,用于依据该相位差来产生一个控制信号之装置,一个依据该控制信号来储存一电荷之电容器,以及用于依据该控制信号来产生该第二时脉信号之装置;以及一个漏电流控制电路,其系运作地连接至该电容器,其中该漏电流控制电路系被配置以调整该所储存的电荷。2.如申请专利范围第1项之积体电路,其中该漏电流控制电路系连接在该电容器以及一个电位之间,其中该漏电流控制电路系包括一个响应于该用于检测之装置的开关,并且其中该开关系被设置与该电容器串联。3.如申请专利范围第1或2项之积体电路,其更包括:一个连接至该漏电流控制电路的可程式化电流源,其中该可程式化电流源系包括一个第一电流源以及一个被设置来控制该漏电流控制电路的第一开关;以及一个运作地连接至该可程式化电流源的组合逻辑电路,其中该组合逻辑电路系被配置以选择性地调整该可程式化电流源。4.如申请专利范围第1项之积体电路,其更包括:一个运作地连接至该漏电流控制电路的调整电路,其中该调整电路系被配置以控制该漏电流控制电路;以及一个运作地连接至该调整电路的测试处理器单元,其中该测试处理器单元系被配置以选择性地调整该调整电路。5.如申请专利范围第1项之积体电路,其中该锁定回路电路是相位锁定回路以及延迟锁定回路中的一种。6.如申请专利范围第3项之积体电路,其中该第一电流源以及该第一开关系被配置以依据一个第一控制信号来控制在一个第一电位以及该可程式化电流源的一个输出之间的电流流动,并且其中该输出系运作地连接至该漏电流控制电路。7.如申请专利范围第6项之积体电路,该可程式化电流源更包括:一个第二电流源以及一个第二开关,该第二开关系被配置以依据一个第二控制信号来控制在一个第二电位以及该可程式化电流源的输出之间的电流流动。8.如申请专利范围第3项之积体电路,其中该组合逻辑电路系被配置以响应于在该第一时脉信号以及该第二时脉信号之间的相位差来调整该可程式化电流源。9.如申请专利范围第4项之积体电路,其中该调整电路系包括:一个被配置以控制在一个第一电位以及该调整电路的一个输出之间的电流流动之第一开关;以及一个被配置以控制在一个第二电位以及该调整电路的输出之间的电流流动之第二开关,其中该输出系运作地连接至该漏电流控制电路。10.如申请专利范围第4项之积体电路,其中该调整电路系包括一个第一p通道电晶体以及一个第一n通道电晶体,其中该第一p通道电晶体以及该第一n通道电晶体系串联地连接。11.如申请专利范围第10项之积体电路,该调整电路更包括:一个与该第一p通道电晶体并联地连接之第二p通道电晶体;以及一个与该第一n通道电晶体并联地连接之第二n通道电晶体,其中该第一p通道电晶体以及第二p通道电晶体系与该第一n通道电晶体以及第二n通道电晶体串联。12.如申请专利范围第1项之积体电路,该锁定回路电路更包括:用于依据该控制信号来输出至少一个偏压信号之装置,其中该用于产生该第二时脉信号之装置系依据该至少一个偏压信号。13.一种用于执行一个锁定回路电路的动作之方法,其系包括:比较在一个第一时脉信号以及一个第二时脉信号之间的相位差;依据该比较来产生一个控制信号;依据该控制信号,利用一个连接至该控制信号的电容器来储存电荷;控制该电容器的漏电流;并且依据该控制信号来产生该第二时脉信号。14.如申请专利范围第13项之方法,其中控制该电容器的漏电流系包括利用一个被设置与该电容器串联的开关,其中该开关系响应于该比较。15.如申请专利范围第13或14项之方法,其中控制该电容器的漏电流系包括:利用一个响应于一个可程式化电流源的漏电流控制电路,其中该可程式化电流源系包括一个第一电流源以及一个被配置来控制该漏电流控制电路的第一开关;并且利用一个运作地连接至该可程式化电流源的组合逻辑电路来选择性地调整该可程式化电流源。16.如申请专利范围第13项之方法,其中控制该电容器的漏电流系包括:利用一个测试处理器单元来产生一个二进位控制字元组;并且响应于该二进位控制字元组来选择性地调整一个调整电路。17.如申请专利范围第15项之方法,其更包括:依据一个第一控制信号来利用该第一电流源以及该第一开关以控制在一个第一电位以及该可程式化电流源的一个输出之间的电流流动,其中该输出系运作地连接至该漏电流控制电路。18.如申请专利范围第15项之方法,其中该选择性地调整系包括:利用该组合逻辑电路来调整该可程式化电流源至固定数量之可能的设定中的一种,并且其中该选择性地调整系响应于该比较。19.如申请专利范围第16项之方法,其中该选择性地调整该调整电路系包括:控制在一个第一电位以及该调整电路的一个输出之间的一个第一电流流动;并且控制在一个第二电位以及该调整电路的该输出之间的一个第二电流流动。图式简单说明:第1图系显示典型的电脑系统组件。第2图系显示习知技术的相位锁定回路之方块图。第3图系显示典型的电脑系统组件。第4图系显示习知技术的延迟锁定回路之方块图。第5图系显示根据本发明的一个实施例之电路。第6图系显示在第5图中所示之根据本发明的一个实施例之电路的一部分。第7图系显示根据本发明的一个实施例之电路的一部分。第8图系显示相位-频率检测器之概要图。第9图系显示充电泵之概要图。第10图系显示在第8图中所显示的相位-频率检测器之时序图。第11图系显示一个具有根据本发明的一个实施例之可调整的漏电流控制电路之电路的方块图。第12图系显示一个具有根据本发明的一个实施例之可调整的漏电流控制电路之电路的方块图。第13图系显示根据本发明的一个实施例之可程式化电流源的概要图。第14图系显示一个具有根据本发明的一个实施例之可调整的漏电流控制电路之电路的方块图。 |
