| 主权项 |
1.一种微处理器,包含:一中央处理单元,接收第一时钟讯号;复数个周边,接收第一时钟讯号;一第一选择单元,用于在复数个时钟讯号中选出该第一时钟讯号;第二选择单元,用于在复数个时钟讯号中选出该第二时钟讯号;与一执行单元,位于该中央处理单元内、当执行一低功率模式指令时、控制该选择单元。2.如申请专利范围第1项之微处理器,进一步包含一低功率模式暂存器,用于决定与该选择单元耦合之低功率模式。3.如申请专利范围第2项之微处理器,进一步包含与该低功率模式暂存器耦合之一遮罩暂存器,用于限制对该低功率模式暂存器的存取。4.如申请专利范围第2项之微处理器,进一步包含与该低功率模式暂存器耦合之一多工器,用于控制一选择开关控制单元,该选择开关控制单元控制一选择开关来接收该等复数个时钟讯号。5.如申请专利范围第4项之微处理器,进一步包含一同步器单元,用于同步化该时钟讯号的切换。6.如申请专利范围第1项之微处理器,其中该第一选择单元为接收该第二时钟讯号之一开关。7.如申请专利范围第1项之微处理器,其中该等时钟讯号之其中一个讯号由震荡器单元来产生。8.如申请专利范围第1项之微处理器,其中该等时钟讯号之其中一个讯号由低功率震荡器单元来产生。9.如申请专利范围第1项之微处理器,其中该等时钟讯号之其中一个讯号由内部震荡器来产生。10.如申请专利范围第7项之微处理器,进一步包含一除法器单元,系耦合在该震荡器单元与该选择单元之间。11.如申请专利范围第1项之微处理器,进一步包含一监视计时器来产生一控制讯号,用于设定一预设时钟而馈入该选择单元。12.一种微处理器,包含:一中央处理单元,具有一时钟输入;复数个周边单元,具有时钟输入;一第一选择单元,用于在复数个时钟讯号中选出一时钟讯号,该被选用之时钟讯号馈入到该周边单元之该时钟输入;一可控制开关,用于将该被选用时钟讯号与该中央处理单元之该时钟输入相耦合;与一执行单元,位于该中央处理器内,其当执行一低功率模式指令时,控制该选择单元与该开关。13.如申请专利范围第12项之微处理器,进一步包含与该选择单元与该开关耦合之一低功率模式暂存器,用于功率模式的决定。14.如申请专利范围第12项之微处理器,其中该选择单元为一多工器。15.如申请专利范围第12项之微处理器,其中该等时钟讯号之其中一个讯号由震荡器单元来产生。16.如申请专利范围第12项之微处理器,其中该等时钟讯号之其中一个讯号由低功率震荡器单元来产生。17.如申请专利范围第12项之微处理器,其中该等时钟讯号之其中一个讯号由内部震荡器来产生。18.如申请专利范围第12项之微处理器,进一步包含产生该时钟讯号其中一个讯号之一内部监视震荡器。19.如申请专利范围第18项之微处理器,进一步包含一具有计数输入与重置输入和输出之饱和计数器,该重置输入与该等复数个时钟讯号其中一讯号耦合,该计数输入与该监视震荡器耦合,并且该输出与该选择单元耦合。20.一种微处理器模拟单元,其包含:一第一微处理器,包含:一中央处理单元,具有时钟输入并且当执行低功率指令时能产生一低功率模式讯号;一可控制开关,与该时钟输入耦合;一第一暂存器,与该开关耦合,用于储存一低功率模式数値;一执行单元,位于该中央处理单元内,其当执行低功率指令时能控制该开关,一第二微处理器,包含:复数个周边单元,具有时钟输入;一选择单元,用于从该复数个时钟讯号中选出一系统时钟讯号,其中该被选用时钟讯号被馈入到该周边单元之该可控制开关与该时钟输入;一第二暂存器,与该选择单元耦合,用于储存一低功率模式数値,其中该第二暂存器透过滙流排与该第一暂存器相耦合。21.如申请专利范围第20项之微处理器模拟单元,其中该第一微处理器产生一重置讯号以馈入到该控制单元来选择预设时钟数値。22.一种对微控制器配置内之中央处理单元与至少一周边单元设定时钟讯号的方法,包含下列步骤:选择一低功率模式;选择一时钟数値;执行一低功率指令;依照该低功率模式:将该时钟讯号与该中央处理单元耦合或解耦合;以及将该时钟讯号与该周边单元耦合。23.如申请专利范围第22项之方法,进一步包含下列步骤:将与该低功率模式结合之数値存入在低功率模式暂存器;根据该暂存器的内容来控制第一与第二开关以分别地选择该中央处理单元与该周边单元之该时钟讯号。24.如申请专利范围第22项之方法,其中时钟数値从由复数个震荡器单元提供之复数个时钟讯号中选出。25.一种对微控制器配置内之中央处理单元与至少一周边单元设定时钟讯号的方法,包含下列步骤:-选择一第一与第二时钟数値;-执行一低功率指令;-将该第一时钟讯号与该中央处理单元耦合;与-将该第二时钟讯号与该周边单元耦合。26.如申请专利范围第25项之方法,进一步包含下列步骤:将与该低功率模式结合之数値存入在低功率模式暂存器;根据该暂存器的内容来控制第一与第二开关以分别地选择该第一与第二时钟讯号。27.如申请专利范围第25项之方法,其中时钟数値从由复数个震荡器单元所提供之复数个时钟讯号中选出。28.如申请专利范围第25项之方法,其中时钟数値从由与一震荡器耦合之除法器所提供之复数个时钟讯号中选出。29.如申请专利范围第25项之方法,进一步包含储存一遮罩数値的步骤来仅允许预先定义数値给该低功率模式暂存器。30.如申请专利范围第29项之方法,其中该遮罩数値为一优先权等级并且仅低功率数値可允许给该低功率模式暂存器。31.如申请专利范围第25项之方法,其中该耦合与该被选用时钟数値同步化。32.如申请专利范围第25项之方法,进一步包含下列步骤:提供与该低功率模式表列(list)相结合之周边单元表列以指示一周边单元于所对应低功率模式内是否将被关闭;于选择一低功率模式时,关闭在该表列上被注记之那些周边单元。33.一种模拟具有复数个低功率模式之微控制器的方法,包含下列步骤:提供具有一第一低功率模式暂存器之微处理器;提供具有一第二低功率模式暂存器之微控制器;停用该微控制器之一中央处理单元并且将该微处理器与该微控制器相耦合以形成单一微控制器;将低功率模式暂存器对应到相同位址;根据该低功率模式暂存器内容来选择于该微控制器内之一时钟讯号并且将该时钟讯号转移到该微处理器;根据该第一低功率模式暂存器内容来将该时钟讯号与该微处理器耦合或解耦。34.如申请专利范围第33项之方法,其中该转移由一低功率模式控制讯号来初始。35.一种于微控制器内初始化不同低功率模式的方法,包含下列步骤:预先定义低功率模式之一优先权表列,其定义中央处理器单元与至少一周边单元之时钟讯号;设定于该表列内之优先权等级;当执行一第一低功率模式指令时,根据被选用表列项目(entry)并且选择次个表列项目来选择该时钟讯号。36.如申请专利范围第35项之方法,进一步包含下列步骤:当执行一第二低功率模式指令时,选择先前表列项目并且因此选择该时钟讯号。37.如申请专利范围第35项之方法,其中该表列经由一暂存器以间接定址来被定址。38.如申请专利范围第37项之方法,其中该暂存器为一计数器暂存器并且该选择由增减该计数器数値来执行。图式简单说明:图1显示根据本发明显示一微控制器之典范具体实施例的区块图;图2更详细地绘出用于该微处理器核心的时钟选择单元之典范具体实施例;图3A为用于根据图1周边的时钟选择单元之典范具体实施例;图3B显示用于图2与3A中所示选择单元之同步器(synchronizer)电路具体实施例;图3C显示用于产生多重时钟讯号之震荡器(oscillator)配置;图4绘出根据本发明之另一典范具体实施例;图5为根据本发明显示不同功率安全(safe)模式的状态图(state diagram);图6为根据本发明显示另一具体实施例的流程图;图7为根据本申请案与一微控制器头端(header)板耦合之模拟器区块图。 |
