| 发明名称 | 具有内嵌的沟槽肖特基整流器的沟槽DMOS晶体管 | ||
| 摘要 | 一种合并器件包括多个MOSFET单元(219)和多个肖特基整流单元(S)，以及合并器件的设计和制造方法。根据本发明的一个实施例，MOSFET单元，包括：(a)在半导体区(201)的上部内形成的第一导电类型的源区(212)，(b)在半导体区(201)的中间部分内形成的第二导电类型的本体区(204)，(c)在半导体区(201)的下部内形成的第一导电类型的漏区(202)，以及(d)与源区(212)、本体区(204)以及漏区(202)相邻提供的栅极区(211)。在本实施例中的肖特基二极管单元(S)设置在沟槽网络(219a，219b，219c)中并且包括肖特基整流接触半导体区(201)的下部的导体部分(218)。在本实施例中，沿沟槽网络(219a，219b，219c)的一个侧壁并与至少一个肖特基二极管单元(S)相邻地设置至少一个MOSFET单元栅极区(211)。 | ||
| 申请公布号 | CN1547765A | 申请公布日期 | 2004.11.17 |
| 申请号 | CN02816533.0 | 申请日期 | 2002.08.23 |
| 申请人 | 通用半导体公司 | 发明人 | 理查得·A·布兰查德;石甫渊;苏根政 |
| 分类号 | H01L21/336;H01L29/76;H01L29/94 | 主分类号 | H01L21/336 |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 陆弋;钟强 |
| 主权项 | 1.一种合并器件，包括：多个MOSFET单元，包括：(a)在半导体区的上部内形成的第一导电类型的源区，(b)在所述半导体区的中间部分内形成的第二导电类型的本体区，(c)在所述半导体区的下部内形成的第一导电类型的漏区，以及(d)与所述源区、所述本体区以及所述漏区相邻提供的栅极区；以及设置在沟槽网络中的多个肖特基二极管单元，肖特基二极管单元包括与所述半导体区的所述下部肖特基整流接触的导体部分；其中沿与至少一个肖特基二极管单元相邻的所述沟槽网络的一侧壁设置所述多个MOSFET单元的至少一个栅极区。 | ||
| 地址 | 美国纽约 | ||