第三种除数是15×2<SUP>n</SUP>的快速除法器

摘要

一种除数为15×2ⁿ的除法器，其主要技术特征是采用不同的加法器与与门或非门连接构成除法器，其输入端构成二进制的被除数，一个输出端构成除法结果的二进制的商，另一个输出端构成除法结果的二进制的余数。该除法器可以进行除数为15×2ⁿ，被除数为0～127×2ⁿ+2ⁿ－1，当n＝0、1、2、3…n整数时的快速运算。该除法器结构简单，使用的元器件少，造价低。在某些特殊场合下，有不可替代的作用。可广泛运用于数字信号处理系统中。

主权项

1.一种由电子元器件组成的除法器，其特征在于：该除法器能进行被除数是119×2n+2n-1，除数为15×2n，当n＝0时的快速运算，其电路的连接关系是输入端I1连接加法器ADD435的Y3脚，同时连接加法器ADD313的X3脚；输入端I2连接加法器ADD435的Y2脚，同时连接加法器ADD313的X2脚；输入端I3连接加法器ADD435的Y1脚，同时连接加法器ADD313的X1脚；输入端I4连接加法器ADD435的X4脚；输入端I5连接加法器ADD435的X3脚；输入端I6连接加法器ADD435的X2脚；输入端I7连接加法器ADD435的X1脚；ADD435的输出F1脚连接加法器ADD414的输入X1脚，同时连接与门A2的输入1脚；ADD435的输出F2脚连接加法器ADD414的输入X2脚，同时连接与门A2的输入2脚；ADD435的输出F3脚连接加法器ADD414的输入X3脚，同时连接与门A2的输入3脚；ADD435的输出F4脚连接加法器ADD414的输入X4脚，同时连接与门A2的输入4脚；ADD435的输出F5脚连接加法器ADD414的输入Y1脚，同时连接或门R1的输入1脚；与门A2的输出5脚连接或门R1的输入2脚；或门R1的输出3脚连接加法器ADD313的输入Y1脚；ADD414的输出F1脚连接与门A6的输入2脚，同时连接与非门NA的输入1脚；ADD414的输出F2脚连接与门A5的输入2脚、同时连接与非门NA的输入2脚；ADD414的输出F3脚连接与门A4的输入2脚、同时连接与非门NA的输入3脚；ADD414的输出F4脚连接与门A3的输入2脚、同时连接与非门NA的输入4脚；与非门NA的输出5脚同时连接与门A3的输入1脚、与门A4的输入1脚、与门A5的输入1脚、与门A6的输入1脚；加法器ADD313的输出F1连接除法结果的二进制的商O3端；加法器ADD313的输出F2连接除法结果的二进制的商O2端；加法器ADD313的输出F3连接除法结果的二进制的商O1端；与门A3的输出3脚连接除法结果的二进制的余数O4端；与门A4的输出3脚连接除法结果的二进制的余数O5端；与门A5的输出3脚连接除法结果的二进制的余数O6端；与门A6的输出3脚连接除法结果的二进制的余数O7端。