发明名称 半导体装置之制造方法及电浆蚀刻装置之清洁方法
摘要 本发明可防止低介电常数绝缘膜的劣化,且有效地剥离沉积于低介电常数绝缘膜上的抗蚀剂掩模剥离。本发明具备在半导体基板1上形成低介电常数绝缘膜5之步骤;在低介电常数绝缘膜上形成抗蚀图案6之步骤;以抗蚀图案作为掩模蚀刻低介电常数绝缘膜之步骤;以及藉由铵离子之电浆处理使抗蚀图案6剥离之步骤。
申请公布号 TW200425251 申请公布日期 2004.11.16
申请号 TW093111908 申请日期 2004.04.28
申请人 东芝股份有限公司 发明人 小岛章弘;大内淳子;林久贵
分类号 H01L21/00 主分类号 H01L21/00
代理机构 代理人 陈长文
主权项
地址 日本