| 摘要 |
本发明系一种半导体装置，其目的在削减BiCMOS制程之步骤数，其特征为：在P型之半导体基板(1)之表面较深地形成有第1N阱(3A)、第2N阱(3B)。在第1N阱(3A)之中，系形成有第1P阱(4A)，而于此第1P阱(4A)中形成有N通道型MOS电晶体(10)。第2N阱(3B)系用于纵型NPN双极电晶体(30)之集极。在第2N阱(3B)之中，系形成有第2P阱(4B)。第2P阱(4B)系与第1P阱(4A)同时形成。此第2P阱(4B)系用于纵型NPN双极电晶体(30)之基极。在第2P阱(4B)之表面系形成有纵型NPN双极电晶体(30)之N＋型之射极层(31)、P＋型之基极层(32)。 |
