| 主权项 |
1.一种对BiCMOS元件进行P+接触布植程序之方法,其中该BiCMOS元件系制作于一半导体底材上,且包括了NMOS电晶体、PMOS电晶体、与双载子连接电晶体(Bipolar),该方法至少包括下列步骤:使用射极多晶矽蚀刻光罩定义光阻于该半导体底材上,以覆盖该双载子连接电晶体之射极多晶矽;且对该BiCMOS元件进行P+接触布植程序,其中该NMOS电晶体之源极/汲极区域、该PMOS电晶体之源极/汲极区域、与该双载子连接电晶体之基极多晶矽皆曝露于该P+接触布植程序的离子布植环境中。2.如申请专利范围第1项之方法,其中上述双载子连接电晶体系为一NPN型双载子电晶体。3.如申请专利范围第1项之方法,其中上述P+接触布植程序可提升该基极多晶矽之导电特性,而降低高频操作下之基极电阻値。4.如申请专利范围第1项之方法,其中上述射极多晶矽蚀刻光罩之原来用途,系用来定义该双载子连接电晶体之该射极多晶矽图案。5.一种对BiCMOS元件中之PMOS电晶体源极/汲极区域进行P+接触布植程序之方法,该方法至少包括下列步骤:制作BiCMOS元件于一半导体底材上,其中该BiCMOS元件包括了一NMOS电晶体、一PMOS电晶体、与一双载子连接电晶体;沉积绝缘层于该半导体底材上以覆盖该BiCMOS元件;定义数个接触孔于该绝缘层中,以曝露出该NMOS电晶体之源极/汲极区域、该PMOS电晶体之源极/汲极区域、与该双载子连接电晶体之基极多晶矽、射极多晶矽、与集极区域;使用定义射极多晶矽图案之光罩,定义一光阻于该半导体底材上,以覆盖住该射极多晶矽;且对该BiCMOS元件进行P+接触布植程序,其中该NMOS电晶体之源极/汲极区域、该PMOS电晶体之源极/汲极区域、与该双载子连接电晶体之该基极多晶矽,皆曝露于该P+接触布植程序的离子布植环境中。6.如申请专利范围第5项之方法,其中上述双载子连接电晶体系为一NPN型双载子电晶体。7.如申请专利范围第5项之方法,其中上述P+接触布植程序可提升该基极多晶矽之导电特性,而降低高频操作下之基极电阻値。8.如申请专利范围第5项之方法,其中在上述沉积绝缘层于该半导体底材上之步骤前,更包括下列步骤:沉积掺杂多晶矽层于该双载子连接电晶体之射极区域上表面;涂布第二光阻于该掺杂多晶矽层上;使用上述定义射极多晶矽图案之光罩定义该第二光阻图案;且以残余之该第二光阻图案为蚀刻罩幂,蚀刻该掺杂多晶矽层以定义该射极多晶矽。9.一种对BiCMOS元件进行P+接触布植程序之方法,该方法至少包括下列步骤:制作BiCMOS元件于一半导体底材上,其中该BiCMOS元件包括了一NMOS电晶体、一PMOS电晶体、与一双载子连接电晶体;形成一掺杂多晶矽层于该双载子连接电晶体之射极区域上;第一次使用射极多晶矽蚀刻光罩,定义第一光阻于该多晶矽层上;蚀刻该掺杂多晶矽层以定义位于射极区域上表面之射极多晶矽;沉积绝缘层于该半导体底材上以覆盖该BiCMOS元件;定义数个接触孔于该绝缘层中,以曝露出该NMOS电晶体之源极/汲极区域、该PMOS电晶体之源极/汲极区域、与该双载子连接电晶体之该射极多晶矽、基极多晶矽、与集极区域;第二次使用射极多晶矽蚀刻光罩,定义第二光阻于该半导体底材上,以覆盖住该射极多晶矽;且对该BiCMOS元件进行P+接触布植程序,其中该NMOS电晶体之源极/汲极区域、该PMOS电晶体之源极/汲极区域、与该双载子连接电晶体之该基极多晶矽,皆曝露于该P+接触布植程序的离子布植环境中。10.如申请专利范围第9项之方法,其中上述双载子连接电晶体系为一NPN型双载子电晶体。11.如申请专利范围第9项之方法,其中上述P+接触布植程序可提升该基极多晶矽之导电特性,而降低高频操作下之基极电阻値。图式简单说明:第一图为半导体晶片之截面图,显示目前制程中以毯覆式方式对CMOS元件进行P+接触布植程序之情形;第二图为半导体晶片之截面图,显示目前制程中以PSD光罩来进行P+接触布植之情形;第三图为半导体晶片之截面图,显示使用EPLY光罩定义双载子连接电晶体其射极多晶矽图案之步骤;第四图为半导体晶片之截面图,显示使用BPLY光罩定义双载子连接电晶体其基极多晶矽图案之步骤;第五图为半导体晶片之截面图,显示形成接触孔于半导体底材上之步骤;以及第六图为半导体晶片之截面图,显示使用EPLY光罩进行P+接触布植程序之情形。 |
