| 主权项 |
1.一种隐藏电子元件之组装结构,其特征在于:于电路板选定处开设一个或一个以上贯穿板片之容置孔,于容置孔选定边侧之板面规划有电子电路;藉此,于容置孔中置设一个或一个以上电子元件,令该电子元件之接脚延伸与电路板面之电子电路构成焊接,藉以形成隐藏电子元件之组装结构者。2.如申请专利范围第1项所述隐藏电子元件之组装结构,其中,该容置孔可为于电路板单面或双面选定处设置呈凹陷之盲孔状,而于孔中组装电子元件。3.如申请专利范围第1项或第2项所述隐藏电子元件之组装结构,其中,该容置孔可为孔壁呈阶级状,而于各阶层组装电子元件。4.如申请专利范围第1项或第2项所述隐藏电子元件之组装结构,其中,一个以上电子元件置设于容置孔中可呈并排组装焊接结构。5.如申请专利范围第1项或第2项所述隐藏电子元件之组装结构,其中,一个以上电子元件置设于容置孔中可呈叠层组装形态,并令各电子元件之接脚延伸于电路板二面构成焊接。6.如申请专利范围第1项或第2项所述隐藏电子元件之组装结构,其中,该容置孔上方可覆设其他电子元件与电路板插接或焊接组装。7.如申请专利范围第1项或第2项所述隐藏电子元件之组装结构,其中,该容置孔边侧板面之电子电路系形成有复数焊接点,且各焊接点可为具有穿孔或无穿孔状,以供电子元件之接脚焊着。8.如申请专利范围第1项或第2项所述隐藏电子元件之组装结构,其中,电路板与电子元件组装,系构成为主机板、显示卡、记忆卡、网路卡、行动电话之电路板或其他各式特定功能之电路板(卡)。图式简单说明:第一图为本创作实施于电路板(卡)之立体示意图。第二图为本创作实施于电路板(卡)之断面示意图。第三图为本创作容置孔并排数电子元件之示意图。第四图为本创作容置孔叠层数电子元件之示意图。第五图为本创作其焊接点具有穿孔之实施示意图。第六图为本创作其焊接点未具穿孔之实施示意图。第七图为本创作电路板设有凹陷状容置孔之示意图。第八图为本创作电路板双面均设有凹陷状容置孔之示意图。第九图为本创作容置孔实施为阶级贯穿状之示意图。第十图为本创作容置孔实施为阶级凹陷状之示意图。 |
