| 主权项 |
1.一种低转高位准转换电路,耦合于一第一电压与一第二电压,该第一电压大于该第二电压,该低转高位准转换电路包含:一拉低电路,耦合于一输入讯号,其中,该拉低电路系工作于该第二电压,且该输入讯号的逻辑位准系相对于该第二电压;一拉高电路,用以依据该输入讯号输出一输出讯号,其中,该拉高电路系工作于该第一电压,且该输出讯号的逻辑位准系相对于该第一电压;以及一钳位电路,分别与该拉低电路与该拉高电路耦接,其中该钳位电路系工作于该第一电压。2.如申请专利范围第1项所述之低转高位准转换电路,其中该输入讯号更包括一第一输入讯号及与该第一输入讯号反相之一第二输入讯号,该拉低电路包含有:一第一拉低元件,用以接收该第一输入讯号;以及一第二拉低元件,用以接收该第二输入讯号。3.如申请专利范围第2项所述之低转高位准转换电路,其中该第一拉低元件及该第二拉低元件系为NMOS电晶体,该第一拉低元件及该第二拉低元件之闸极系分别用以接收该第一输入讯号及该第二输入讯号。4.如申请专利范围第2项所述之低转高位准转换电路,其中该输出讯号更包括一第一输出讯号及与该第一输出讯号反相之一第二输出讯号,该拉高电路包含有:一第一拉高元件,用以输出该第一输出讯号;以及一第二拉高元件,用以输出该第二输出讯号。5.如申请专利范围第4项所述之低转高位准转换电路,其中该第一拉高元件及该第二拉高元件系为PMOS电晶体,该第一拉高元件之闸极与该第二拉高元件之汲极耦接,用以输出该第二输出讯号,该第二拉高元件之闸极与该第一拉高元件之汲极耦接,用以输出该第一输出讯号。6.如申请专利范围第4项所述之低转高位准转换电路,其中该钳位电路包含有:一第一钳位元件,分别与该第一拉低元件及该第一拉高元件耦接;以及一第二钳位元件,分别与该第二拉低元件及该第二拉高元件耦接;其中,该第一钳位元件及该第二钳位元件系依据一偏压电压运作。7.一种低转高位准转换电路,耦合于一第一电压与一第二电压,该第一电压大于该第二电压,该低转高位准转换电路包含:一第一NMOS电晶体,耦合于一第一输入讯号;一第二NMOS电晶体,耦合于一第二输入讯号,其中,该第二输入讯号系与该第一输入讯号反相;其中,该第一NMOS电晶体及该第二NMOS电晶体系工作于该第二电压,且该第一输入讯号及该第二输入讯号的逻辑位准系相对于该第二电压;一第一PMOS电晶体,用以输出一第一输出讯号;一第二PMOS电晶体,用以输出一第二输出讯号;其中,该第一PMOS电晶体及该第二PMOS电晶体系工作于该第一电压,且该第一输出讯号及该第二输出讯号的逻辑位准系相对于该第一电压;一第一钳位元件,其汲极分别与该第一PMOS电晶体之汲极及该第二PMOS电晶体之闸极耦接,而其源极系与该第一NMOS电晶体之汲极耦接;以及一第二钳位元件,其汲极分别与该第二PMOS电晶体之汲极及该第一PMOS电晶体之闸极耦接,而其源极系与该第二NMOS电晶体之汲极耦接;其中,该第一钳位元件及该第二钳位元件系工作于该第一电压。图式简单说明:图一为习知技术一低转高位准转换电路之电路图。图二为本发明低转高位准转换电路之较佳实施例电路图。 |
