发明名称 相加-比较选择电路
摘要 一种用于具有分支测量计算器和测量存贮器的Viterbi算法处理设备的高速相加-比较选择设备被描述。第一和第二以前测量值从测量存贮器供给第一和第二寄存器。来自第一寄存器的第一以前测量值和由分支测量计算器计算的当前状态分支测量值被相加,来自第二寄存器的第二以前测量值和由分支测量计算器计算的下一个状态的分支测量值被相加。所得的值被比较并相应地算出残余测量值。
申请公布号 CN1175581C 申请公布日期 2004.11.10
申请号 CN99104106.2 申请日期 1999.03.17
申请人 三星电子株式会社 发明人 李相凤
分类号 H03M13/12 主分类号 H03M13/12
代理机构 中国专利代理(香港)有限公司 代理人 栾本生;李亚非
主权项 1.一种高速相加-比较选择设备,用于具有分支测量计算器和测量存储器的Viterbi算法处理设备,包括:第一和第二寄存器;用于给第一和第二寄存器提供来自测量存储器的第一和第二以前测量值的装置;第一加法器,用于将来自第一寄存器的第一以前测量值和由分支测量计算器计算的当前状态的分支测量值相加;第二加法器,用于将来自第二寄存器的第二以前测量值和由分支测量计算器计算的下一状态的分支测量值相加;和比较器,用于比较第一和第二加法器的输出和相应地计算残存测量值,其中寄存在第一和第二寄存器中的第一和第二以前测量值用于计算有关各个当前状态之中至少两个状态的残存测量,并且确定用于计算残存测量值的顺序来满足上面的使用。
地址 韩国京畿道