半导体集成电路的衬底和半导体集成电路的制造方法

摘要

本发明的目的在于得到容易制造抗软错误、锁定、ESD的性能强的集成电路的半导体集成电路的衬底。在形成存储单元部(5)、逻辑部(6)和输入输出部(8)的各部分的区域中，与各部分必须具有的抗软错误、锁定、ESD的性能相一致，使杂质浓度比衬底单晶(51、55)低的半导体表面层的膜厚变化。

主权项

1.一种半导体集成电路的衬底，其特征在于：具备：第1半导体衬底层，它由具有单一的晶向并在整个体内具有大致均匀的第1杂质浓度的衬底单晶构成；第2半导体衬底层，在所述第1半导体衬底层上形成，由具有与所述第1半导体衬底层相同的晶向，具有第2杂质浓度，并且具有与所述第1半导体衬底层相同的导电型的单晶构成；第1半导体表面层，直接在所述第1半导体衬底层上、邻接于上述第2半导体基体衬底层形成，它是具有与所述第1半导体衬底层相同的晶向，在整个体内具有大致均匀的第3杂质浓度，还具有与所述第1半导体衬底层相同的导电型的单晶，该第1半导体表面层用于形成由多个半导体元件构成的第1电路部；以及第2半导体表面层，直接在所述第2半导体衬底层上、邻接于上述第1半导体表面层形成，它是具有与所述第2半导体衬底层相同的晶向，在整个体内具有大致均匀的第4杂质浓度，还具有与所述第2半导体衬底层相同的导电型的单晶，该第2半导体表面层用于形成由多个半导体元件构成的与所述第1电路部功能不同的第2电路部，所述第1杂质浓度与所述第2杂质浓度不同。