发明名称 |
半导体集成电路器件 |
摘要 |
与逻辑电路混合布局的RAM模块具有多个存储器堆及一个控制电路。分别相应于各个存储器堆并以串联形式电连接的算术电路。固定的地址设置信号提供给初始级算术电路的输入端。提供给下一级或次级算术电路的输入信号或从其输出的信号被定义为自-指定(own-assigned)地址信号。与上述的每一个算术电路有关的比较器比较地址信号与存储器访问时的地址信号输入。基于最终的一致信号选择相应的存储器堆。 |
申请公布号 |
CN1175424C |
申请公布日期 |
2004.11.10 |
申请号 |
CN98120853.3 |
申请日期 |
1998.09.30 |
申请人 |
株式会社日立制作所;日立超爱尔爱斯爱系统股份有限公司 |
发明人 |
佐佐木敏夫;田中裕二;柳泽一正;田中均;佐藤润;宫本崇;大塚真理子;中西悟;鲇川一重;渡部隆夫 |
分类号 |
G11C11/40;H01L27/10 |
主分类号 |
G11C11/40 |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
付建军 |
主权项 |
1.一种半导体集成电路器件,包括:多个存储器堆;以及共用于所述多个存储器堆的控制电路;所述多个存储器堆每一个都包括:存储矩阵;给输入地址信号加上或减去预定的值以形成输出地址信号的算术电路;比较器,它判定输入地址信号或输出地址信号之一与共同提供给所述多个存储器堆的堆选择信号之间一致与否;以及其中相应于所述的存储器堆的多个所述的算术电路以串联形式连接,当所述的比较器的判定结果为一致时,相应于所述判定一致与否的比较器的存储器堆中的相应存储矩阵被激活,由所述堆选择信号一次选中的所述堆的数量可以根据所述的控制电路改变,位于所述的选中的堆中的存储矩阵被激活。 |
地址 |
日本东京都 |