| 发明名称 | 高速A/D转换器中无冗余位的数字校正方法 | ||
| 摘要 | 一种高速A/D转换器中无冗余位的数字校正方法，包括如下步骤：(1)判决电平移动半位；(2)经过子A/D转换输出级的数字输出码；(3)数字输出码选中两个相邻的D/A电平，分别产生两个余差信号；(4)判断余差信号是否超量程来决定输出哪个余差信号；其中步骤(1)判决电平移动半位，即1/2 LSB<SUB>i</SUB>，其中1LSB<SUB>i</SUB>对应该级的量化电平，而不是整个转换器的量化电平；其中用步骤(4)的结果来决定最终的数字输出码是否加1或减1。 | ||
| 申请公布号 | CN1174552C | 申请公布日期 | 2004.11.03 |
| 申请号 | CN01124270.1 | 申请日期 | 2001.08.22 |
| 申请人 | 中国科学院半导体研究所 | 发明人 | 石寅;李志刚;李拥平;朱荣华 |
| 分类号 | H03M1/10 | 主分类号 | H03M1/10 |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 汤保平 |
| 主权项 | 1、一种高速A/D转换器中无冗余位的数字校正方法，其特征在于，包括如下步骤：(1)与现有的1.5位/级流水式A/D转换器中校正技术中各级结构移动判决电平和D/A电平的步骤相同，各级转换结构均移动判决电平和D/A电平使其位置向右偏移，偏移量为该级子转换的<img file="C011242700002C1.GIF" wi="139" he="88" />其中1LSB<sub>i</sub>是该级子转换的量化电平，而不是整个转换器的量化电平；(2)在各级子转换中，各级的跟踪/保持电路采样输入信号，并经过保持，得到保持信号，经子转换的子A/D转换输出每级的数字输出码；(3)数字输出码选中两个相邻的D/A电平，该数字输出码经过该级子转换的两个D/A转换电路分别得到模拟输出信号，保持信号与模拟输出信号相减，得到两个余差信号；(4)判断余差信号是否超量程来决定输出两个余差信号其中之一。 | ||
| 地址 | 100083北京市海淀区清华东路肖庄 | ||