半导体存储装置及半导体集成电路

摘要

本发明提供抑制流过存储单元的驱动电流的下降，可以进行高速动作的屏蔽ROM。利用具有虚设栅电极(105)的虚设MOSFET，分离沿比特线(102)延伸的方向邻接的存储单元内的NchMOSFET。这样，由于能够降低由STI施加给NchMOSFET沟道区域的应力，所以能抑制NchMOSFET的驱动电流的减少。

主权项

1、一种半导体存储装置，其特征在于，具有：多个字线，与所述多个字线交叉的多个比特线，设置在半导体基板上、分别包含拥有第1杂质扩散层、第2杂质扩散层及栅电极的MOSFET的多个存储单元；在所述多个存储单元中，当将沿所述比特线的延伸方向互相邻接的存储单元，作为第1存储单元及第2存储单元时，在被所述第1存储单元包含的第1MOSFET的第1杂质扩散层与被所述第2存储单元包含的第2MOSFET的第1杂质扩散层之间，设置与第1电源连接的第1虚设栅电极；所述第1MOSFET的第1杂质扩散层、所述第2MOSFET的第1杂质扩散层和所述第1虚设栅电极，构成在动作期间保持OFF状态的第1虚设MISFET。