维特比解码器和传输设备

摘要

提供一种维特比解码器，维特比解码器以与支路量度在解码处理中被计算的相同的时间序列次序执行一个ACS操作，并把传输信息恢复为残存阵列。还提供一种传输设备，把传输顺序传输到包括上述维特比解码器的接收设备，该传输顺序包括一个位序列，该位序列是通过把传输信息分割成具有规定字长度的片并在经过遵照维特比解码器的编码后逆转时间序列的次序而获得的。在使用这种维特比解码器和传输设备的系统中，与设备的标准化、设计、维护和操作有关的灵活性增加，并且能够降低运行成本、增加可靠性，同时不降低性能和服务质量。

主权项

1.一种维特比解码器，包括：支路量度计算装置，被提供有单独的码组，所述单独码组被作为码字通过树编码传输信息产生，每一个码字具有包括在码组内的位串的时间序列的逆转次序，用于计算对应于所有支路的支路量度，所述所有支路在从用于树编码的编码器处于状态Sj的时间点tj，至在所述时间点tj之前的该编码器处于状态Si的一个时间点tj之间形成，所述支路度量的计算按照每个码字被提供的时间序列完成；以及ACS操作装置，用于对由所述支路度量计算装置所计算的支路量度进行一个ACS操作，对每个码组计算从该编码器所在的最终状态到前一个状态的路径的路径度量；以及最大似然判定装置，用于根据由所述ACS操作装置计算的路径的路径度量恢复所述传输信息，作为一个残存阵列。