| 发明名称 | 半导体集成电路器件及其制造方法 | ||
| 摘要 | 一种制造集成电路的方法，它包含下列步骤：以氮化硅(14)和侧壁间隔(16)作为掩模，利用干法腐蚀方法，在衬底(1)的隔离区中制作沟槽(2a)；从氮化硅(14)清除侧壁间隔(16)；以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面，使其剖面具有圆度。 | ||
| 申请公布号 | CN1540743A | 申请公布日期 | 2004.10.27 |
| 申请号 | CN200410036958.2 | 申请日期 | 1999.12.10 |
| 申请人 | 株式会社日立制作所;日立超大规模集成电路系统株式会社 | 发明人 | 铃木范夫;壹添宏之;児岛雅之;冈本圭司;堀部晋一;渡部浩三;吉田安子;池田修二;高松朗;石塚典男;荻岛淳史;下田真岐 |
| 分类号 | H01L21/76;H01L21/82;H01L29/78 | 主分类号 | H01L21/76 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.一种半导体集成电路器件的制造方法，它包含下列步骤：(a)提供半导体衬底，所述半导体衬底具有在主表面的第一部分上形成的第一图形、在所述主表面的第二部分上形成的第二图形和分别在所述第一和所述笫二图形的侧面上形成的第一侧壁和第二侧壁，其中所述第一侧壁的宽度大于所述第二侧壁的宽度；(b)在所述衬底中自对准于所述第一侧壁形成第一沟槽和在所述衬底中自对准于所述第二侧壁形成第二沟槽；(c)用绝缘膜埋置所述第一和所述第二沟槽；(d)清除所述第一和所述第二图形；(e)在所述步骤(d)之后，在所述第一部分和所述第二部分上形成第一绝缘膜；以及(f)在选择性地清除形成于所述第一部分上的所述第一绝缘膜之后，在所述第二部分上形成厚度比所述第一绝缘膜薄的第二绝缘膜。 | ||
| 地址 | 日本东京 | ||