| 主权项 |
1.一种形成双重镶嵌结构于半导体底材上之方法,其中该半导体底材可区分为元件区域与非元件区域,该方法至少包括下列步骤:沉积第一介电层于该半导体底材上;沉积蚀刻停止层于该非元件区域内的该第一介电层上表面;沉积第二介电层于该第一介电层与该蚀刻停止层上;沉积遮盖层于该第二介电层上;蚀刻该遮盖层、该第二介电层、与该第一介电层,以定义接触窗于该元件区域内之该半导体底材表面上;对该遮盖层与该第二介电层进行蚀刻程序,以分别定义第一沟渠开口于该元件区域内,且定义第二沟渠开口于该非元件区域内,其中该蚀刻程序是在抵达该蚀刻停止层时终止;且填充金属于该第一沟渠开口与该接触窗中以形成双重镶嵌结构,且填充金属于该第二沟渠开口中而形成金属连线图案。2.如申请专利范围第1项之方法,其中上述蚀刻停止层之材料可选择氮化矽、碳化矽、氮氧化矽、或其任意组合。3.如申请专利范围第1项之方法,其中在沉积第一介电层前,更包括沉积一阻障层之步骤,以保护该半导体底材表面之各式元件。4.如申请专利范围第1项之方法,其中上述第一介电层与该第二介电层是由低介电常数(k値<4)的材料所构成。5.一种形成双重镶嵌结构于半导体底材上之方法,其中该半导体底材可区分为元件区域与非元件区域,该方法至少包括下列步骤:沉积第一介电层于该半导体底材上;沉积蚀刻停止层于该非元件区域内的该第一介电层上表面;沉积第二介电层于该第一介电层与该蚀刻停止层上;对该元件区域内之该第二介电层与该第一介电层进行第一蚀刻程序,以定义接触窗于该半导体底材上表面;对该第二介电层进行第二蚀刻程序,以定义第一沟渠开口于该元件区域内,同时定义第二沟渠开口于该非元件区域内,其中该第二蚀刻程序是以该蚀刻停止层作为蚀刻终点,且该第一沟渠开口与该第二沟渠开口具有相符的深度;且填充金属于该第一沟渠开口与该接触窗中以形成双重镶嵌结构,且填充金属于该第二沟渠开口中而形成金属连线图案。6.如申请专利范围第5项之方法,其中上述蚀刻停止层之材料可选择氮化矽、碳化矽、氮氧化矽、或其任意组合。7.如申请专利范围第5项之方法,其中在沉积第一介电层前,更包括沉积一阻障层之步骤,以保护该半导体底材表面之各式元件。8.如申请专利范围第5项之方法,其中上述第一介电层与该第二介电层是由低介电常数(k値<4)的材料所构成。图式简单说明:第一图为半导体晶片之截面图,显示根据传统技术形成接触窗于遮盖层与介电层中之步骤;第二图为半导体晶片之截面图,显示根据传统技术在没有蚀刻停止层的情形下,定义沟渠开口于介电层中之步骤;第三图为半导体晶片之截面图,显示根据本发明沉积蚀刻停止层于非元件区域内之第一介电层表面其步骤;第四图为半导体晶片之截面图,显示根据本发明依序沉积第二介电层与遮盖层于第一介电层与遮盖层上之步骤;第五图为半导体晶片之截面图,显示根据本发明在元件区域内形成接触窗之步骤;第六图为半导体晶片之截面图,显示根据本发明涂布具有沟渠图案之光阻层于遮盖层上的步骤;第七图为半导体晶片之截面图,显示根据本发明定义沟渠开口图案于第二介电层中之步骤;且第八图为半导体晶片之截面图,显示根据本发明形成双重镶嵌结构与金属连线图案之步骤。 |
