| 主权项 |
1.一种形成连结垫结构的方法,其步骤包括:沉积一内层介电层于一上层导体层上;于该内层介电层中定义一在该上层导体层上方具有复数个独立介电质岛的结构;沉积一阻障层于该些独立介电质岛上;形成一导体材质于该些独立介电质岛之间;沉积一金属层;以及在该金属层中定义复数个连结垫。2.如申请专利范围第1项所述之方法,其中:该些独立介电质岛系一格栅状结构;该导体材质配置于该格栅状结构的复数个沟渠中;以及该金属层配置于该格栅状结构上。3.如申请专利范围第2项所述之方法,其中该些沟渠被填入至60%~90%的最大容积。4.如申请专利范围第1项所述之方法,其中该上层导体层的材质包括多晶矽。5.如申请专利范围第1项所述之方法,其中该导体材质包括钨。6.如申请专利范围第1项所述之方法,其中该金属层包括铝。7.如申请专利范围第1项所述之方法,其中:于该些连结垫的结构上沉积一钝化层;以及于该钝化层上定义开口,以暴露该些连结垫上的连结点。8.如申请专利范围第7项所述之方法,其中该钝化层包括硼磷矽玻璃。9.一种半导体装置之连结垫结构,该半导体装置具有至少一半导体元件,且其上覆盖有一第一绝缘层,该连结垫载置于该第一绝缘层上,其特征在于该连结垫包含:一半导体基层,层叠于该第一绝缘层上;一第二绝缘层,层叠于该半导体基层与该第一绝缘层上,且在该半导体基层上方之部分被图案化而界定出一相互连续但间隔分布之多数沟槽段;一连结垫层,形成于该等沟槽段中,且整片式完全覆盖该等槽沟段;以及一第三绝缘层,用以覆盖该第二绝缘层与部分该连结垫层。10.如申请专利范围第9项所述之半导体装置之连结垫结构,其中该第三绝缘层包括硼磷矽玻璃。11.如申请专利范围第9项所述之半导体装置之连结垫结构,其中该连结垫层还包括:一阻障层,共形地形成于该等槽沟段壁面和该第二绝缘层表面上;以及一导体层,叠层于该阻障层上并填满该等沟槽段。12.如申请专利范围第11项所述之半导体装置之连结垫结构,其中该导体层包括一填入该等槽沟段中之钨,以及一覆盖填入该等槽沟段中之钨与该阻障层表面之选自一高传导性金属群族其中之一的金属。13.如申请专利范围第12项所述之半导体装置之连结垫结构,其中该高传导性金属为铝。图式简单说明:第1图是依照本发明之制程步骤剖面图;第2图是依照第1图之平面图,在蚀刻一介电层成为一格栅状图案(grid pattern)的下导体层;第3图是依照本发明之第2图半导体元件在沉积一阻障层以及进一步加工之后的剖面图;第4图是第3图所绘示之半导体元件的透视图;第5图是依照本发明之第3图在沉积一铝制层之后的剖面图;第6图所示系一导线连接至第5图的连结垫结构的透视图;以及第7图是一半导体晶方连接至数条导线的平面图。 |
