| 主权项 |
1.一种制作深沟渠电容埋入电极(buried plate)之方法,包含有下列步骤:提供一半导体基底,其上形成有一垫氧化(pad oxide)层与一垫氮化(pad nitride)层,其中该垫氧化层与该垫氮化层具有至少一开口;进行一乾蚀刻制程,经由该开口于该半导体基底上形成一深沟渠(deep trench);于该深沟渠之内壁上沉积一掺杂矽玻璃薄膜(dopedsilicate film);于该深沟渠内填入一牺牲层(sacrificial layer);回蚀刻该牺牲层以曝露出部分该掺杂矽玻璃薄膜;去除曝露出之该掺杂矽玻璃薄膜;去除该牺牲层;于该深沟渠内壁沈积一氮化矽层;进行一热制程,以于该深沟渠下半部形成一掺杂区;去除该氮化矽层;以及去除该掺杂矽玻璃薄膜;其中该氮化矽层系可作为一阻障(barrier)层,用来避免该掺杂矽玻璃薄膜中之掺质扩散至该深沟渠之一颈部区(collar region)。2.如申请专利范围第1项所述之制作深沟渠电容埋入电极之方法,其中该掺杂矽玻璃薄膜系为一砷矽玻璃(arsenic silicate glass, ASG)薄膜。3.如申请专利范围第2项所述之制作深沟渠电容埋入电极之方法,其中该砷矽玻璃薄膜系利用一化学气相沉积(chemical vapor deposition, CVD)制程所形成。4.如申请专利范围第1项所述之制作深沟渠电容埋入电极之方法,其中该氮化矽层系利用一化学气相沉积制程所形成。5.如申请专利范围第1项所述之制作深沟渠电容埋入电极之方法,其中去除该掺杂矽玻璃薄膜之方法系利用一非等向(anisotropic)蚀刻技术。6.如申请专利范围第1项所述之制作深沟渠电容埋入电极之方法,其中去除该氮化矽层之方法系利用一非等向蚀刻技术。7.一种制作深沟渠电容埋入电极(buried plate)之方法,包含有下列步骤:提供一半导体基底,其上形成有一垫氧化(pad oxide)层与一垫氮化(pad nitride)层,其中该垫氧化层与一垫氮化层具有至少一开口;进行一乾蚀刻制程,经由该开口于该半导体基底上蚀刻出一深沟渠(deep trench);于该深沟渠之内壁上沉积一掺杂矽玻璃薄膜(dopedsilicate film);于该掺杂矽玻璃薄膜上形成一牺牲层,并填满该深沟渠;去除部分该牺牲层以曝露部分该掺杂矽玻璃薄膜;进行一蚀刻制程去除曝露出之该掺杂矽玻璃薄膜,同时并去除部分该垫氧化层,以形成一缺口(recess);去除该牺牲层;于该深沟渠内壁形成一氮化矽层,该氮化矽层填满该缺口并且覆盖该掺杂矽玻璃薄膜及该垫氮化层;进行一扩散制程,以于该深沟渠下半部形成一掺杂区;去除该氮化矽层;以及去除该掺杂矽玻璃薄膜;其中该氮化矽层系可作为一阻障(barrier)层,用来避免该掺杂矽玻璃薄膜中之掺质扩散至该深沟渠之一颈部区(collar region)。8.如申请专利范围第7项所述之制作深沟渠电容埋入电极之方法,其中该掺杂矽玻璃薄膜系为一砷矽玻璃(arsenic silicate glass, ASG)薄膜。9.如申请专利范围第8项所述之制作深沟渠电容埋入电极之方法,其中该砷矽玻璃薄膜系利用一化学气相沉积(chemical vapor deposition, CVD)制程所形成。10.如申请专利范围第7项所述之制作深沟渠电容埋入电极之方法,其中该氮化矽层系利用一化学气相沉积制程所形成。11.如申请专利范围第7项所述之制作深沟渠电容埋入电极之方法,其中该蚀刻制程系一非等向(anisotropic)蚀刻制程。12.如申请专利范围第7项所述之制作深沟渠电容埋入电极之方法,其中去除该氮化矽层之方法系利用一非等向蚀刻技术。图式简单说明:图一至图四为习知制作深沟渠电容埋入电极之方法示意图。图五至图八为本发明制作深沟渠电容埋入电极之方法示意图。 |
