具有多数个可选择性提供输出讯号的资料输出接脚的半导体积体电路以及其测试方法

摘要

一种半导体积体电路，包括多数个资料输出接脚、一资料处理电路可对应一输入讯号以产生输出讯号，以及一输出选择电路具有至少一正常模式以及一测试模式。第一组输出讯号可作为第一组资料输出接脚在测试模式之第一测试循环时之用，而第二组输出讯号可作为第二组资料输出接脚在测试模式之第二测试循环期间之用。因此，半导体积体电路在测试时，可藉由测试接脚少于半导体积体电路之输出接脚之一测试装置来进行测试。