发明名称 半导体装置及半导体装置的制造方法
摘要 提供一种能通过降低连接电阻及增加存储节点的电容来提高抗软错误性能的半导体装置及其制造方法。通过直接接触孔14e,用P<SUP>+</SUP>型源/漏区引出布线12a和N<SUP>+</SUP>型源/漏区引出布线15d连接负载晶体管的P<SUP>+</SUP>型源/漏区9和驱动晶体管的N<SUP>+</SUP>型源/漏区8b。通过使负载晶体管的源/漏区引出布线和接地布线呈立体地重叠形成以及使连接一个存储节点的驱动晶体管的漏区引出布线和连接另一个存储节点的负载晶体管的漏区引出布线呈立体地重叠形成来产生存储节点蓄积电荷。
申请公布号 CN1171314C 申请公布日期 2004.10.13
申请号 CN98116877.9 申请日期 1998.08.04
申请人 三菱电机株式会社 发明人 石垣佳之
分类号 H01L27/11;H01L21/8244 主分类号 H01L27/11
代理机构 中国专利代理(香港)有限公司 代理人 杨凯;叶恺东
主权项 1.一种半导体存储装置,具有至少两层布线层通过连接孔进行导电性连接的布线连接结构,其特征在于:备有:有主表面的半导体衬底;在上述半导体衬底的主表面上形成的第一杂质区和第二杂质区;在上述半导体衬底上形成的具有到达上述第一杂质区的表面的第一通孔的第一绝缘膜;在上述第一绝缘膜上形成的通过上述第一通孔导电性地连接上述第一杂质区的第一布线;为覆盖上述第一布线而形成的第二绝缘膜;以及在上述第二绝缘膜上形成的第二布线,上述第二布线通过贯穿上述第一绝缘膜、上述第一布线及上述第二绝缘膜而形成的第二通孔,与上述第二杂质区导电性地连接,上述第一杂质区和上述第二杂质区的连接是通过在上述第二通孔内连接上述第一布线、上述第二布线及上述第二杂质区来实现的,上述第一布线和上述第二布线的其中一个布线是多晶硅膜。
地址 日本东京都