发明名称 | 局部并行格栅解码器装置和方法 | ||
摘要 | 具有均衡器的局部并行格栅解码器(360)使用多个信道估算器(377、379),但每种状态少于一个单独的信道估算器。采用来自具有按前一个时间周期期间计算的最佳状态量度的状态的状态信息组更新主信道估算器(377),采用来自具有按前一个时间周期期间计算的次最佳状态量度的状态的状态信息组更新辅助信道估算器(379)。每个更新的信道估算器(377、379)处理对应的状态信息组,以计算可能的发射码元和其相关联的状态量度。 | ||
申请公布号 | CN1171390C | 申请公布日期 | 2004.10.13 |
申请号 | CN00123857.4 | 申请日期 | 2000.08.22 |
申请人 | 摩托罗拉公司 | 发明人 | 戴维W·鲁索 |
分类号 | H03M13/23;H04L27/00 | 主分类号 | H03M13/23 |
代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 余朦;李辉 |
主权项 | 1.一种用于对接收的数字信号解码的局部并行格栅解码器,包括:s状态格栅解码器,其中s是大于或等于3的整数,用于接收该接收的数字信号,并计算状态信息组和从t=(n-1)T时到t=nT时的状态转移的状态量度;耦合到s状态格栅解码器的主自适应信道估算器,用于使用第一状态信息组和接收的数字信号更新主信道估算,和根据主信道估算处理该第一状态信息组;和耦合到s状态格栅解码器的辅助自适应信道估算器,用于使用第二状态信息组和接收的数字信号更新辅助信道估算,和根据辅助信道估算处理第二状态信息组,其中由主自适应信道估算器根据主信道估算来处理剩余的状态信息组。 | ||
地址 | 美国伊利诺斯州 |