| 主权项 |
1.一种半导体记忆装置,其包含:一记忆单元阵列,其可经由资料输入/输出线路群而接收及输出资料;至少一冗余单元控制装置,用以储存一缺陷单元位址,当该缺陷单元位址等于一输入单元位址时,可产生冗余单元致能控制信号,在一读取操作期间可回应该冗余单元致能控制信号而产生一冗余单元读取控制信号,及在写入操作期间可回应该冗余单元致能控制信号而产生一冗余单元写入控制信号;一感测放大装置,其系连接到一输入/输出线路群,该输入/输出线路群通常是连接到该等资料输入/输出线路群,可在读取操作期间放大及输出从该记忆单元阵列输出的资料,及回应该冗余单元读取控制信号而关闭;及至少一冗余单元装置,其可回应该冗余单元写入控制信号而储存传送给该输入/输出线路群的输入资料,并且回应该冗余单元读取控制信号而输出储存的资料。2.如申请专利范围第1项之装置,其中该感测放大器包括:一电流放大装置,用以侦测及放大建构该输入/输出线路群的相对输入/输出线路对的一电流差;及一驱动装置,用以驱动该电流放大装置的输出信号。3.如申请专利范围第1项之装置,其中该冗余单元装置包括:一第一开关装置,其可回应该冗余单元写入控制信号而传输该输入资料;一冗余单元,用以储存从该第一开关装置提供的资料;及一第二开关装置,其可回应该冗余单元读取控制信号而传输从该冗余单元输出的资料。4.如申请专利范围第3项之装置,其中该冗余单元包括:一第一反相器,用以将从该第一开关装置传输的资料反转;一第二度相器,用以将该第一反相器的输出信号反转,及将该等输出信号传送给该第一反相器传输;及一第三度相器,用以将该第一反相器的输出信号反转,及将该第一反相器的输出信号传送给该第二开关装置。5.如申请专利范围第3项之装置,其中该第一开关装置包括一第一CMOS传输闸极,用以传输回应该冗余单元读取控制信号而储存于该冗余单元之信号。6.如申请专利范围第3项之装置,其中该第二开关装置包括一第二CMOS传输闸极,其可回应该冗余单元写入控制信号而储存在该冗余单元中的资料。7.如申请专利范围第1项之装置,其中该冗余单元控制装置包括:一模式设定暂存器,其可回应该模式控制信号而储存从一外部部份提供的该缺陷单元位址;一缺陷单元位址产生装置,用以储存该缺陷单元位址,及产生一缺陷单元位址控制信号;一冗余单元致能控制信号产生装置,当该输入位址等于该缺陷单元位址时,其可回应该缺陷单元位址控制信号而产生该冗余单元致能控制信号;及一冗余单元读取与写入控制装置,用以产生回应该冗余单元致能控制信号而在读取操作期间产生该冗余单元读取控制信号,及在写入操作期间产生该冗余单元写入控制信号。8.如申请专利范围第7项之装置,其中该缺陷单元位址控制信号产生装置包括:一第一保险丝,其包括连接到一电源的一端;一第二保险丝,其包括连接到该电源的一端;一第一缓冲器,用以缓冲该缺陷单元位址;一第一开关电晶体,其包括一汲极,其连接到该第一保险丝的另一端;一闸极,其连接到该缓冲器的一输出信号;及一源极,其连接到一接地电压;一第一PMOS电晶体,其包括一源极,其连接到该第一保险丝的另一端;一闸极,其连接到一第一节点;及一汲极,其连接到一第二节点;一第二PMOS电晶体,其包括一源极,其连接到该第二保险丝的另一端;一闸极,其连接到该第二节点;一汲极,其连接到该第一节点;一第一NMOS电晶体,其包括一闸极,其可提供一重置信号;一汲极,其连接到该第二节点;一源极,其连接到接地电压;一第二NMOS电晶体,其包括一汲极,其连接到该第一NMOS电晶体的汲极;一闸极,其连接到该第一节点;及一源极,其连接到接地电压;一第三NMOS电晶体,其包括一汲极,其连接到该第一节点;一闸极,其连接到该第二节点,及一源极,其连接到接地电压;一第四NMOS电晶体,其包括一闸极,其可提供一重置信号;一汲极,其连接到该第一节点;及一源极,其连接到该接地电压;及第二缓冲器,其可缓冲该第一节点的一信号,产生该缺陷单元位址控制信号,及提供给位址的该等位元之中每一者。9.如申请专利范围第7项之装置,其中该冗余单元致能控制信号产生装置包括:一第三CMOS传输闸极,其可回应该缺陷单元位址控制信号而将该输入位址的反转位址当作一输出信号传输;一信号产生装置,可提供用于该位址的该等位元之中每一位元,及包括一第四CMOS传输闸极,其可回应该缺陷单元位址控制信号的一反转信号而将该输入位址当作输出信号传输;一AND闸,其可经由将从该信号产生装置输出的信号做AND运算而产生该冗余单元致能控制信号。10.如申请专利范围第7项之装置,其中该冗余单元致能控制信号产生装置包括:一第一NAND闸,其可回应该缺陷单元位址控制信号而输出该输入位址的一反转位址;一第二NAND闸,其可回应该缺陷单元位址控制的反转信号而输出该输入位址;信号产生装置,其可提供于该位址的该等位元之中每一位元,及包括一第三NAND闸,其可经由将该等第一及第二NAND闸的输出信号做NAND运算而产生一输出信号;及一AND闸,其可经由将从该信号产生装置输出的信号做AND运算而产生该冗余单元致能控制信号。11.如申请专利范围第7项之装置,其中该冗余单元读取与写入控制装置包括:一冗余单元读取控制信号产生装置,其可用以在读取操作期间产生经由将该冗余单元致能控制信号与一控制命令做AND运算所产生的信号,而该信号可当作该冗余单元读取控制信号;一脉冲产生装置,其可用以接收经由将该冗余单元致能控制信号与一控制命令做AND运算所产生的一信号,以产生具有一预定脉冲宽度的脉冲信号;及一冗余单元写入控制信号产生装置,其可在写入操作期间产生该脉冲产生装置之一输出信号,而当作该冗余单元写入控制信号。12.如申请专利范围第1项之装置,其中该冗余单元控制装置包括:一模式设定暂存器,其可回应模式控制信号而储存从一外部部份提供的缺陷单元位址,及输出一缺陷单元位址控制信号;一冗余单元致能控制信号,当该输入位址等于该缺陷单元位址时,其可回应该缺陷单元位址控制信号而产生该冗余单元致能控制信号;及一冗余单元读取与写入控制装置,其可回应该冗余单元致能控制信号而在读取操作期间产生该冗余单元读取控制信号,及在写入操作期间产生该冗余单元写入控制信号。13.如申请专利范围第12项之装置,其中该冗余单元致能控制信号产生装置包括:一第三CMOS传输闸极,其可回应该缺陷单元位址控制信号而传输当作一输出信号的该输入位址之反转位址;一信号产生装置,其可提供给该位址的该等位元之中每一位元,及包括一第四CMOS传输闸极,其可回应该缺陷单元位址控制信号的一反转信号而传输当作输出信号的输入位址;一AND闸极,其可经由将从信号产生装置输出的信号做AND运算而产生该冗余单元致能控制信号。14.如申请专利范围第12项之装置,其中该冗余单元致能控制信号产生装置包括:一第一NAND闸,其可回应该缺陷单元位址控制信号而输出该输入位址的一反转位址;一第二NAND闸,其可回应该缺陷单元位址控制的反转信号而输出该输入位址;一信号产生装置,其可提供于该位址的该等位元之中每一位元,及包括一第三NAND闸,其可经由将该等第一及第二NAND闸的输出信号做NAND运算而产生一输出信号;及一AND闸,其可经由将从该信号产生装置输出的信号做AND运算而产生该冗余单元致能控制信号。15.如申请专利范围第12项之装置,其中该冗余单元读取与写入控制装置包括:一冗余单元读取控制信号产生装置,其可用以在读取操作期间产生经由将该冗余单元致能控制信号与一控制命令做AND运算所产生的信号,而该信号可当作该冗余单元读取控制信号;一脉冲产生装置,其可用以接收经由将该冗余单元致能控制信号与一控制命令做AND运算所产生的一信号,以产生具有一预定脉冲宽度的脉冲信号;及一冗余单元写入控制信号产生装置,其可在写入操作期间产生该脉冲产生装置之一输出信号,而当作该冗余单元写入控制信号。16.一种半导体记忆装置,其包含:一记忆单元阵列,其可经由资料输入/输出线路群而接收及输出资料;至少一冗余单元控制装置,用以储存一缺陷单元位址,当该缺陷单元位址等于一输入单元位址时,可产生冗余单元致能控制信号,在一读取操作期间可回应该冗余单元致能控制信号而产生一冗余单元读取控制信号,及在写入操作期间可回应该冗余单元致能控制信号而产生一冗余单元写入控制信号;一感测放大装置,其可放大经由该等资料输入/输出线路群所传送的资料,及在读取操作期间将资料传送给通常连接到输入/输出线路群的一输入/输出线路群,而且可回应该冗余单元读取控制信号而关闭;及至少一冗余单元装置,其可回应该冗余单元写入控制信号而储存传送给该输入/输出线路群的输入资料,并且回应该冗余单元读取控制信号而输出储存的资料。17.如申请专利范围第16项之装置,其中该感测放大装置可侦测及放大经由该等资料输入/输出线路群传送资料的一电压差。18.如申请专利范围第16项之装置,其中该冗余单元装置包括:一第一开关装置,其可回应该冗余单元写入控制信号而传送该输入资料;一冗余单元,其可储存从该第一开关装置提供的资料;及一第二开关装置,其可回应该冗余单元读取控制信号而传送从该冗余单元输出的资料。19.如申请专利范围第18项之装置,其中该冗余单元包括:一第一反相器,用以将从该第一开关装置传输的资料反转;一第二反相器,用以将该第一反相器的输出信号反转,及将该等输出信号传送给该第一反相器传输;及一第三反相器,用以将该第一反相器的输出信号反转,及将该第一反相器的输出信号传送给该第二开关装置。20.如申请专利范围第18项之装置,其中该第一开关装置包括一第一CMOS传输闸极,其可回应该冗余单元读取控制信号而传输在该冗余单元中储存的信号。21.如申请专利范围第18项之装置,其中该第二开关装置包括一第二CMOS传输闸极,其可回应该冗余单元写入控制信号而储存在该冗余单元中的资料。22.如申请专利范围第16项之装置,其中该冗余单元控制装置包括:一模式设定暂存器,其可回应该模式控制信号而储存从一外部部份提供的该缺陷单元位址;一缺陷单元位址产生装置,用以储存该缺陷单元位址,及产生一缺陷单元位址控制信号;一冗余单元致能控制信号产生装置,当该输入位址等于该缺陷单元位址时,其可回应该缺陷单元位址控制信号而产生该冗余单元致能控制信号;及一冗余单元读取与写入控制装置,其可回应该冗余单元致能控制信号而在读取操作期间产生该冗余单元读取控制信号,及在写入操作期间产生该冗余单元写入控制信号。23.如申请专利范围第22项之装置,其中该缺陷单元位址控制信号产生装置包括:一第一保险丝,其包括连接到一电源的一端;一第二保险丝,其包括连接到该电源的一端;一第一缓冲器,用以缓冲该缺陷单元位址;一第一开关电晶体,其包括一汲极,其连接到该第一保险丝的另一端;一闸极,其连接到该缓冲器的一输出信号;及一源极,其连接到一接地电压;一第一PMOS电晶体,其包括一源极,其连接到该第一保险丝的另一端;一闸极,其连接到一第一节点;及一汲极,其连接到一第二节点;一第二PMOS电晶体,其包括一源极,其连接到该第二保险丝的另一端;一闸极,其连接到该第二节点;一汲极,其连接到该第一节点;一第一NMOS电晶体,其包括一闸极,其可提供一重置信号;一汲极,其连接到该第二节点;一源极,其连接到接地电压;一第二NMOS电晶体,其包括一汲极,其连接到该第一NMOS电晶体的汲极;一闸极,其连接到该第一节点;及一源极,其连接到接地电压;一第三NMOS电晶体,其包括一汲极,其连接到该第一节点;一闸极,其连接到该第二节点,及一源极,其连接到接地电压;一第四NMOS电晶体,其包括一闸极,其可提供一重置信号;一汲极,其连接到该第一节点;及一源极,其连接到该接地电压;及第二缓冲器,其可缓冲该第一节点的一信号,产生该缺陷单元位址控制信号,及提供给位址的该等位元之中每一者。24.如申请专利范围第22项之装置,其中该冗余单元致能控制信号产生装置包括:一第三CMOS传输闸极,其可回应该缺陷单元位址控制信号而将该输入位址的反转位址当作一输出信号传输;一信号产生装置,可提供用于该位址的该等位元之中每一位元,及包括一第四CMOS传输闸极,其可回应该缺陷单元位址控制信号的一反转信号而将该输入位址当作输出信号传输;一AND闸,其可经由将从该信号产生装置输出的信号做AND运算而产生该冗余单元致能控制信号。25.如申请专利范围第22项之装置,其中该冗余单元致能控制信号产生装置包括:一第一NAND闸,其可回应该缺陷单元位址控制信号而输出该输入位址的一反转位址;一第二NAND闸,其可回应该缺陷单元位址控制的反转信号而输出该输入位址;信号产生装置,其可提供于该位址的该等位元之中每一位元,及包括一第三NAND闸,其可经由将该等第一及第二NAND闸的输出信号做NAND运算而产生一输出信号;及一AND闸,其可经由将从该信号产生装置输出的信号做AND运算而产生该冗余单元致能控制信号。26.如申请专利范围第22项之装置,其中该冗余单元读取与写入控制装置包括:一冗余单元读取控制信号产生装置,其可用以在读取操作期间产生经由将该冗余单元致能控制信号与一控制命令做AND运算所产生的信号,而该信号可当作该冗余单元读取控制信号;一脉冲产生装置,其可用以接收经由将该冗余单元致能控制信号与一控制命令做AND运算所产生的一信号,以产生具有一预定脉冲宽度的脉冲信号;及一冗余单元写入控制信号产生装置,其可在写入操作期间产生该脉冲产生装置之一输出信号,而当作该冗余单元写入控制信号。27.如申请专利范围第16项之装置,其中该冗余单元控制装置包括:一模式设定暂存器,其可回应模式控制信号而储存从一外部部份提供的缺陷单元位址,及输出一缺陷单元位址控制信号;一冗余单元致能控制信号,当该输入位址等于该缺陷单元位址时,其可回应该缺陷单元位址控制信号而产生该冗余单元致能控制信号;及一冗余单元读取与写入控制装置,其可回应该冗余单元致能控制信号而在读取操作期间产生该冗余单元读取控制信号,及在写入操作期间产生该冗余单元写入控制信号。28.如申请专利范围第27项之装置,其中该冗余单元致能控制信号产生装置包括:一第三CMOS传输闸极,其可回应该缺陷单元位址控制信号而传输当作一输出信号的该输入位址之反转位址;一信号产生装置,其可提供给该位址的该等位元之中每一位元,及包括一第四CMOS传输闸极,其可回应该缺陷单元位址控制信号的一反转信号而传输当作输出信号的输入位址;一AND闸极,其可经由将从信号产生装置输出的信号做AND运算而产生该冗余单元致能控制信号。29.如申请专利范围第27项之装置,其中该冗余单元致能控制信号产生装置包括:一第一NAND闸,其可回应该缺陷单元位址控制信号而输出该输入位址的一反转位址;一第二NAND闸,其可回应该缺陷单元位址控制的反转信号而输出该输入位址;一信号产生装置,其可提供于该位址的该等位元之中每一位元,及包括一第三NAND闸,其可经由将该等第一及第二NAND闸的输出信号做NAND运算而产生一输出信号;及一AND闸,其可经由将从该信号产生装置输出的信号做AND运算而产生该冗余单元致能控制信号。30.如申请专利范围第27项之装置,其中该冗余单元读取与写入控制装置包括:一冗余单元读取控制信号产生装置,其可用以在读取操作期间产生经由将该冗余单元致能控制信号与一控制命令做AND运算所产生的信号,而该信号可当作该冗余单元读取控制信号;一脉冲产生装置,其可用以接收经由将该冗余单元致能控制信号与一控制命令做AND运算所产生的一信号,以产生具有一预定脉冲宽度的脉冲信号;及一冗余单元写入控制信号产生装置,其可在写入操作期间产生该脉冲产生装置之一输出信号,而当作该冗余单元写入控制信号。31.一种用以修复包括一记忆单元阵列的半导体记忆装置之方法,其可经由资料输入/输出线路群而接收及输出资料,而且一输入/输出线路群是通常连接到该等输入/输出线路群,该方法包含:回应所有控制而储存一缺陷单元位址信号;当一输入位址是类似该缺陷单元位址时,产生一冗余单元致能控制信号;在一读取操作期间产生一冗余单元读取控制信号,可在一写入操作期间回应该冗余单元致能控制的信号而产生一冗余单元写入控制信号;及可在读取操作期间回应该冗余单元读取控制信号而输出在一冗余单元装置中储存的资料,及在写入操作期间回应该冗余单元写入控制信号而储存来自该冗余单元装置的输入资料。32.如申请专利范围第31项之方法,其中当在该冗余单元装置中储存的资料传送给该输入/输出线路群时,将在记忆单元阵列中储存的资料传送给该输入/输出线路群便会切断。33.如申请专利范围第31项之方法,其中当该输入资料储存在该冗余单元装置时,该输入资料便亦可传送给该记忆单元阵列。图式简单说明:图1系根据本发明的一较佳具体实施例而描述一半导体记忆装置方块图;图2系描述图1的半导体记忆装置的一缺陷单元位址控制信号产生电路建构电路图;图3系描述图1的半导体记忆装置的一冗余单元致能控制信号产生电路建构电路图;图4系描述图1的半导体记忆装置的一冗余单元致能控制信号产生电路修改建构电路图;图5系描述图1的半导体记忆装置的一冗余单元控制电路建构电路图;图6系描述图1的半导体记忆装置的一冗余单元建构电路图;图7系描述图1的半导体记忆装置开关的一建构电路图;图8系描述图1的半导体记忆装置开关的一建构电路图;图9系根据本发明的较佳具体实施例而描述该半导体记忆装置的一修改方块图;及图10系根据本发明的较佳具体实施例而描述该半导体记忆装置的另一修改方块图。 |
