| 主权项 |
1.一种半导体元件,该半导体元件至少包含:一基板,该基板中已具有一导电层;第一绝缘层,该第一绝缘层位于该基板和该导电层之上;一抗反射涂层,该抗反射涂层位于该第一绝缘层之上;一内介电层,该内介电层位于该抗反射涂层之上;及一光阻层,该光阻层位该内介电层之上且加以图案化以利后续内连线制程。2.如申请专利范围第1项所述之半导体元件,其中上述之导电层为铜金属层或铜基底之合金层。3.如申请专利范围第1项所述之半导体元件,其中上述含有该导电层之该基板系利用化学机械研磨(CMP)法加以全面平坦化。4.如申请专利范围第1项所述之半导体元件,其中上述之第一绝缘层包含氧化矽或氮化矽。5.如申请专利范围第1项所述之半导体元件,其中上述之第一绝缘层为该导电层之阻障层。6.如申请专利范围第1项所述之半导体元件,其中上述之抗反射涂层包含氮氧化矽(SiON)。7.如申请专利范围第1项所述之半导体元件,其中上述之内介电层为包括了磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、四氧乙基矽(TEOS)等材料之氧化矽材质。8.一种在半导体元件中形成内连线图案之方法,该方法至少包含:形成第一绝缘层于一基板上,其中一导电层已形成于该基板中;形成一抗反射涂层于该第一绝缘层上;形成一内介电层于该抗反射涂层上;及形成一光阻层于该内介电层上且加以图案化以利后续内连线制程。9.如申请专利范围第8项所述之方法,其中上述之导电层为铜金属或铜基底合金层。10.如申请专利范围第8项所述之方法,其中上述含有该导电层之该基板系利用化学机械研磨(CMP)法加以全面平坦化。11.如申请专利范围第8项所述之方法,其中上述之抗反射涂层包含氮氧化矽(SiON)。12.如申请专利范围第8项所述之方法,其中上述之内介电层为包括了磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、四氧乙基矽(TEOS)等材料之氧化矽材质。图式简单说明:第一图为依照传统制程之积体电路结构的部分截面示意图;第二至第五图为依照本发明形成介电质抗反射涂层之截面示意图。 |
