| 主权项 |
1.一种放大器电路,该放大器电路具有一输入端,包括:一运算放大器,具有一反相输入端、耦接于一接地点之一正相输入端、以及一输出端;一至少一级梯型电阻,耦接于该反相输入端与该输入端之间,各级梯型电阻包括一第一节点、一第一电流路径与一第二电流路径,该第一电流路径与该第二电流路径系共同连接于该第一节点,各级该梯型电阻之该第一电流路径系耦接于下一级梯型电阻之第一节点,而该第二电流路径系耦接于接地点,且最后一级梯型电阻之该第一电流路径系耦接于上述反相输入端;以及一负载单元,耦接于该反相输入端与该输出端之间。2.如申请专利范围第1项所述之放大器电路,其中该负载单元为一电阻。3.如申请专利范围第1项所述之放大器电路,其中该至少一级梯型电阻为一R-2R梯型电阻。4.如申请专利范围第1项所述之放大器电路,其中该第二与第一电流路径之电流値相等。5.如申请专利范围第1项所述之放大器电路,其中该负载单元为一至少一级第二梯型电阻,耦接于该反相输入端与该输出端之间,各级第二梯型电阻包括一第二节点、一第三电流路径与一第四电流路径,该第三电流路径与该第四电流路径系共同连接于该第二节点,各级第二梯型电阻之该第三电流路径系耦接于下一级第二梯型电阻之该第二节点,而该第四电流路径系耦接于接地点,且最后一级第二梯型电阻之该第三电流路径系耦接于该反相输入端。6.如申请专利范围第5项所述之放大器电路,其中该至少一级第二梯型电阻为一R-2R梯型电阻。7.如申请专利范围第5项所述之放大器电路,其中该第四与第三电流路径之电流値相等。8.如申请专利范围第5项所述之放大器电路,更包括一第一电容,耦接于该第一至少一级梯型电阻之该第一级梯型电阻之节点。9.如申请专利范围第1项所述之放大器电路,其中该负载单元为一第二电容。10.一种放大器电路,包括:一运算放大器,具有一反相输入端、耦接于一接地点之一正相输入端、以及一输出端;一复数级梯型电阻,耦接于该反相输入端与该输出端之间,各级梯型电阻包括一节点、一第一电流路径与一第二电流路径,该第一电流路径与该第二电流路径系共同连接于该节点,各级梯型电阻之该第一电流路径系耦接于该下一级梯型电阻之该节点,而该第二电流路径系耦接于接地点,且最后一级梯型电阻之该第一电流路径系耦接于该反相输入端;以及一负载单元,耦接于该反相输入端。11.如申请专利范围第10项所述之放大器电路,其中该负载单元为一电阻。12.如申请专利范围第10项所述之放大器电路,其中该复数级梯型电阻为一R-2R梯型电阻。13.如申请专利范围第10项所述之放大器电路,其中该第二以及第一电流路径之电流値相等。14.如申请专利范围第11项所述之放大器电路,更包括一第一电容,耦接于该反相输入端与该输出端之间。15.如申请专利范围第10项所述之放大器电路,其中上述负载单元为一第二电容。16.一种放大器电路,包括:一运算放大器,具有一反相输入端、耦接于一接地点之一正相输入端、以及一输出端;一至少一级梯型电阻,耦接于该反相输入端与该输出端之间,各级梯型电阻包括一节点、一第一电流路径与一第二电流路径,该第一电流路径与该第二电流路径系共同连接于该节点,各级梯型电阻之该第一电流路径系耦接于下一级梯型电阻之该节点,而该第二电流路径系耦接于接地点,且最后一级梯型电阻之该第一电流路径系耦接于该反相输入端;以及一电容,耦接于该反相输入端。17.如申请专利范围第16项所述之放大器电路,其中该至少一级梯型电阻为一R-2R梯型电阻。18.如申请专利范围第16项所述之放大器电路,其中该第二以及该第一电流路径之电流値相等。19.一种复数级梯型电阻,具有一输入端与一输出端,该各级梯型电阻包括:一第一电流路径;以及一第二电流路径,系耦接于接地点与该第一电流路径之间,与该第一电流路径连接处形成一节点;其中,该级梯型电阻之该第一电流路径系耦接于下一级梯型电阻之该节点,且最后一级梯型电阻之该第一电流路径为该输出端,第一级梯型电阻之该节点为该输入端,且该复数级梯型电阻系在积体电路中,实现高等效阻抗特性。20.如申请专利范围第19项所述之复数级梯型电阻为一R-2R梯型电阻。图式简单说明:第1图至第4图系分别显示传统积分器、微分器、低通滤波器以及高通滤波器之电路图。第5图系显示5阶梯型电阻之电路结构图。第6图系显示根据本发明第一实施例所述之放大器电路之电路图。第7图系显示根据本发明第二实施例所述之放大器电路之电路图。第8图系显示根据本发明第三实施例所述之放大器电路之电路图。第9图系显示根据本发明第四实施例所述之微分电路之电路图。第10图系显示根据本发明第五实施例所述之积分电路之电路图。第11图系显示根据本发明第六实施例所述之低通滤波电路之电路图。第12图系显示根据本发明第七实施例所述之高通滤波电路之电路图。 |
