| 主权项 |
1.一种半导体装置,包含:一第一输入电路,该第一输入电路接收一个从外部供应的第一信号;一第二输入电路,该第二输入电路系响应于由该第一输入电路所接收的第一信号来接收一个从外部供应的第二信号;一信号处理电路,该信号处理电路根据由该第二输入电路所接收的第二信号来执行信号处理;一第一输出电路,该第一输出电路把由该第一输入电路所接收的第一信号反相,并且把被反相的第一信号输出;及一第二输出电路,该第二输出电路把由该第二输入电路所接收的第二信号延迟一预定的量,并且把被延迟的第二信号输出。2.如申请专利范围第1项所述之半导体装置,其中,该第一信号是为一时钟信号,该第二信号是为一资料信号,且该第二输出电路把该资料信号延迟该时钟信号的半个周期,并且把被延迟的资料信号输出。3.如申请专利范围第2项所述之半导体装置,其中,该第二输出电路系藉由使用一闩电路来把该资料信号延迟。4.如申请专利范围第3项所述之半导体装置,其中,该资料信号在对应于该时钟信号的前缘与后缘的位置运送一对资讯块,该信号处理电路从该由闩电路所延迟之资料信号取得该对资讯块中之在前面之一者,及从该不由闩电路所延迟之资料信号取得该对资讯块中之在后面之一者。5.如申请专利范围第2项所述之半导体装置,更包含,一第三输入电路,该第三输入电路接收一个表示该资料信号之取得的起始信号,及一第三输出电路,该第三输出电路把由该第三输入电路所接收的起始信号延迟该资料信号之取得所需之时钟信号的周期数目。6.如申请专利范围第2项所述之半导体装置,其中,该第一和第二输出电路中之至少一者系藉由使用一延迟线来把该资料信号延迟。7.一种显示器装置,包含:一显示器面板;一闸极驱动器,该闸极驱动器驱动该显示器面板的闸极滙流排线;及数个资料驱动器,该等资料驱动器被串级连接,并且驱动该显示器面板的资料滙流排线;该等资料驱动器中之每一者包括,一第一输入电路,该第一输入电路接收一个从一先前之级供应出来的第一信号;一第二输入电路,该第二输入电路系响应于由该第一输入电路所接收的第一信号来接收一个从该先前之级供应出来的第二信号;一信号处理电路,该信号处理电路根据由该第二输入电路所接收的第二信号来执行信号处理;一第一输出电路,该第一输出电路把由该第一输入电路所接收的第一信号反相,并且把被反相的第一信号输出;及一第二输出电路,该第二输出电路把由该第二输入电路所接收的第二信号延迟一预定的量,并且把被延迟的第二信号输出。8.如申请专利范围第7项所述之显示器装置,其中,该第一信号是为一时钟信号,该第二信号是为一资料信号,且该第二输出电路把该资料信号延迟该时钟信号的半个周期,并且把被延迟的资料信号输出。9.如申请专利范围第8项所述之显示器装置,其中,该第二输出电路系藉由使用一闩电路来把该资料信号延迟。10.如申请专利范围第9项所述之显示器装置,其中,该资料信号在对应于该时钟信号的前缘与后缘的位置运送一对资讯块,该信号处理电路从该由闩电路所延迟之资料信号取得该对资讯块中之在前面之一者,及从该不由闩电路所延迟之资料信号取得该对资讯块中之在后面之一者。11.如申请专利范围第8项所述之显示器装置,更包含,一第三输入电路,该第三输入电路接收一个表示该资料信号之取得的起始信号,及一第三输出电路,该第三输出电路把由该第三输入电路所接收的起始信号延迟该资料信号之取得所需之时钟信号的周期数目。12.如申请专利范围第8项所述之显示器装置,其中,该第一和第二输出电路中之至少一者系藉由使用一延迟线来把该资料信号延迟。13.一种信号传输系统,该信号传输系统包括数个被串级连接的半导体装置,并且连续地传输被输入的信号,其中,该数个半导体装置中之每一者包括:一第一输入电路,该第一输入电路接收一个从一先前之级供应出来的第一信号;一第二输入电路,该第二输入电路系响应于由该第一输入电路所接收的第一信号来接收一个从该先前之级供应出来的第二信号;一信号处理电路,该信号处理电路根据由该第二输入电路所接收的第二信号来执行信号处理;一第一输出电路,该第一输出电路把由该第一输入电路所接收的第一信号反相,并且把被反相的第一信号输出;及一第二输出电路,该第二输出电路把由该第二输入电路所接收的第二信号延迟一预定的量,并且把被延迟的第二信号输出。图式简单说明:第1图是为用于说明本发明之原理的图示;第2图是为描绘本发明之一实施例之示范结构的图示;第3图是为描绘在第2图之结构中之资料驱动器IC之示范结构之细节的图示;第4图是为描绘在第3图之结构中之资料控制电路之示范结构之细节的图示;第5图是为描绘在第3图之结构中之计数器之示范结构之细节的图示;第6图是为用于说明在第2图中所描绘之实施例之运作的时序图;第7图是为描绘在一时钟信号与资料信号之相位之间之关系的图示;第8图是为描绘于在第2图中所示之十个被串级连接之资料驱动器IC之输入级之时钟信号之相对相位的时序图;第9图是为描绘一具有串级连接结构之习知LCD装置之例子的图示;第10图是为描绘该等资料驱动器IC中之每一者之例子之细节的图示;第11图是为描绘该资料控制电路之例子之细节的图示;第12图是为描绘该计数器之例子之细节的图示;第13图是为描绘该资料驱动器IC与该资料控制电路之运作的时序图;第14图是为描绘在十个被串级连接之资料驱动器IC之输入级之时钟信号之波形的时序图;第15图是为描绘由日本专利申请案第2002-19518号案所提出之LCD装置之细节的图示;第16图是为描绘在第15图之结构中之每一资料驱动器IC之结构之细节的图示;第17图是为描绘在该串级连接中之以奇数编号之资料驱动器IC中之每一者中之连接状态的图示;第18图是为描绘在该串级连接中之以偶数编号之资料驱动器IC中之每一者中之连接状态的图示;及第19图是为描绘在日本专利申请案第2002-19518号案中所揭露之LCD装置之运作的时序图。 |
