| 主权项 |
1.一种资料转送系统,系具有:耦合交换机,在与外部装置之间进行信号之发送及接收;与上述耦合交换机连接的信号处理机;信号记忆机,连接在上述信号处理机与上述耦合交换机之双方上,用以记忆在上述信号处理机中所用的资料;及第1传输线路,包含连结上述耦合交换机与上述信号记忆机之多条信号线;其中上述信号记忆机系包含有接收部,用以将从上述耦合交换机发送而来的发送信号就上述多条信号线之各个个别进行接收相位之调整。2.如申请专利范围第1项之资料转送系统,其中:上述资料转送系统系具有一般模式与测试模式以作为动作模式;上述接收部系包含设置在每一上述信号线上的多个接收单元;上述多个接收单元之各个系在上述测试模式中使时脉信号之延迟量产生变化以产生内部时脉信号,且按照上述内部时脉信号进行上述发送信号之取入,进而检测出取入边限大的时脉延迟量。3.如申请专利范围第2项之资料转送系统,其中上述接收单元之各个系包含有:延迟电路,在上述测试模式中,使上述延迟量逐次稍微变化;闩锁电路,按照上述内部时脉信号以保持上述发送信号之取入;结果保持电路,在上述测试模式中,保持上述延迟量逐次稍微产生变化时之上述闩锁电路多次取入结果的履历;及检测电路,参照上述结果保持电路之内容,抽出上述取入结果所切换的多个切换点,且将对应多个上述切换点之中点的上述延迟量当作上述延迟电路之固定延迟量。4.如申请专利范围第1项之资料转送系统,其中上述信号记忆机系包含从上述多条信号线分别个别接受信号的多个记忆体区块。5.如申请专利范围第1项之资料转送系统,其中上述多个记忆体区块系互相独立进行动作;而上述多个记忆体区块之各个系包含:记忆体阵列;及相对于上述记忆单元阵列之写入控制器及读出控制器;其中上述写入控制器系与含于其他记忆体区块内的上述写入控制电路互相独立进行动作;上述读出控制电路系与含于其他记忆体区块内的上述读出控制电路互相独立进行动作。6.如申请专利范围第1项之资料转送系统,其中上述耦合交换机系包含对上述信号处理机、上述信号记忆机中之任何一方选择性地进行资料转送的选择转送部。7.如申请专利范围第1项之资料转送系统,其中上述多条信号线之各个系用以传达命令、位址及资料中多个属性不同的信号。图式简单说明:第1图系表示本发明实施例之资料处理系统的方块图。第2图系表示本发明中所用之半导体记忆装置8及与之连接的耦合交换机4、信号处理机6的概略构成图。第3图系表示第2图之资料解码部64的构成电路图。第4图系表示使用第3图所示之资料解码部以进行延迟调整之测试波形的动作波形图。第5图系关于半导体记忆装置8中之各个群组的说明图。第6图系关于群组内之读出控制器90的说明图。第7图系关于群组内之写入控制器86的说明图。第8图系表示本发明半导体记忆装置之记忆单元的构成电路图。第9图系表示记忆单元之形状的平面图。第10图系表示记忆单元之形状的剖面图。第11图系表示关于读出系显示详细构成的记忆体阵列器及其周边电路图。第12图系表示关于写入系之详细之阵列构成的电路图。第13图系说明读出时之动作的动作波形图。第14图系说明写入时之动作的动作波形图。 |
