| 主权项 |
1.一种用于藉由根据X-Y定址来把在似一矩阵地排 列之像素区域中之每一者中所感测之影像讯号依 序输出来取得影像的CMOS影像感测器,该感测器包 含: 像素电路,各个像素电路包括: 一光电转换元件,其系用于执行入射光线之光电转 换, 一重置电晶体,其系用于把该光电转换元件的阴极 重置成初始电压, 一放大电晶体,其系用于把累积于该光电转换元件 之电荷转换成电压,及 一列选择电晶体,其系用于根据一列选择讯号来把 从该放大电晶体输出之电压输出作为对应于一个 像素之影像讯号的列选择电晶体;及 一电压控制电路,其系用于在一个当该光电转换元 件被重置时之周期期间藉由控制该重置电晶体之 闸极的电位来控制一个由该重置电晶体之开态电 阻与被产生于该光电转换元件之阴极之寄生电容 所形成之低通滤波器的截止频率。 2.如申请专利范围第1项所述之CMOS影像感测器,其 中,于在该当该光电转换元件被重置俾可把该光电 转换元件之阴极重置成该初始电压时的周期期间 把该重置电晶体之闸极之电位设定成电源供应电 位之后,该电压控制电路把该重置电晶体之闸极的 电位设定成用于控制该截止频率的频率控制电位 。 3.如申请专利范围第1项所述之CMOS影像感测器,其 中,该电压控制电路包括: 一用于驱动该重置电晶体之闸极的反相器电路,其 包括一p-通道MOS电晶体和n-通道MOS电晶体;及 一被插置于该p-通道MOS电晶体之汲极与该n-通道MOS 电晶体之汲极之间的模糊现象控制电晶体。 4.如申请专利范围第3项所述之CMOS影像感测器,其 中,该模糊现象控制电晶体是为一MOS电晶体,该MOS 电晶体的闸极和汲极系连接至该重置电晶体的闸 极。 5.如申请专利范围第4项所述之CMOS影像感测器,其 中,当该截止频率被控制时,连接至该模糊现象控 制电晶体之汲极的该p-通道MOS电晶体或该n-通道MOS 电晶体系变成ON状态,连接至该模糊现象控制电晶 体之源极的该n-通道MOS电晶体或该p-通道MOS电晶体 系变成OFF状态,而且该初始电压系被供应到该模糊 现象控制电晶体的源极。 6.如申请专利范围第4项所述之CMOS影像感测器,其 中,当该截止频率被控制时,该电压控制电路根据 该重置电晶体之临界电压对该模糊现象控制电晶 体之临界电压的比率来设定该重置电晶体之闸极 的电位。 7.如申请专利范围第1项所述之CMOS影像感测器,其 中,该电压控制电路控制该重置电晶体之闸极的电 位以致于该重置电晶体除了在该当该光电转换元 件被重置时的周期期间之外不会完全地变成OFF状 态。 8.如申请专利范围第1项所述之CMOS影像感测器,更 包含一差动放大器,该差动放大器系藉由使用该放 大电晶体与该列选择电晶体作为其之电路结构之 部份来从该当该光电转换元件被重置时之周期的 开始或从刚在该当该光电转换元件被重置时之周 期之前到该当该光电转换元件被重置时之周期的 结束运作。 9.如申请专利范围第8项所述之CMOS影像感测器,其 中,该电压控制电路控制该重置电晶体之闸极的电 位以致于该截止频率会比一个在其那里该差动放 大器系运作之频率范围的上限値低或者与该上限 値相等。 10.如申请专利范围第8项所述之CMOS影像感测器,其 中: 该差动放大器包括一第一差动电晶体,在一个当该 差动放大器系运作时的周期期间,该初始电压系被 供应到该第一主动电晶体;及 该放大电晶体在该当该差动放大器系运作时的周 期期间系被使用作为一个与该第一主动电晶体成 对的第二差动电晶体。 11.如申请专利范围第10项所述之CMOS影像感测器,其 中,该差动放大器包括在该当该差动放大器系运作 时的周期期间用于把该放大电晶体与该列选择电 晶体电气连接至该第一差动电晶体及在该当该光 电转换元件被重置时的周期期间之外用于把该放 大电晶体与该列选择电晶体从该第一差动电晶体 电气分离的电路切换电晶体。 12.如申请专利范围第10项所述之CMOS影像感测器,其 中,在该差动放大器中,该第一差动电晶体的临界 电压系比该放大电晶体的临界电压高。 13.如申请专利范围第8项所述之CMOS影像感测器,更 包含一偏压控制电路,其系用于在该当该差动放大 器系运作时的周期期间增加被供应到该差动放大 器的偏压电流。 图式简单说明: 第1图是为显示被包括在本发明之CMOS影像感测器 中之其中一个像素电路的放大图。 第2图是为显示本发明之CMOS影像感测器之整体结 构的图示。 第3图是为显示一个从一电压控制电路输出之重置 讯号之脉冲形状之例子的图示。 第4图是为显示一个可应用于本发明之电压控制电 路之结构之第一例子的图示。 第5图是为显示一个可应用于本发明之差动放大器 之电路结构之例子的图示。 第6图是为显示一个可应用于本发明之CDS电路之结 构之例子的图示。 第7图是为显示一个可应用于本发明之电压控制电 路之结构之第二例子的图示。 第8图是为显示一个可应用于本发明之偏压电流产 生电路之结构之例子的图示。 第9图是为显示在一习知CMOS影像感测器中之像素 电路与在其周围之电路之结构之例子的图示。 |
