发明名称 |
在分组数据上操作的指令集 |
摘要 |
一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中,本发明包括具有存储区(150)、解码器(165)及多个电路(130)的处理器。该多个电路提供若干指令的执行来操作分组数据。在这一实施例中,这些指令包含组装、分解、分组乘法、分组加法、分组减法、分组比较及分组移位。 |
申请公布号 |
CN1534453A |
申请公布日期 |
2004.10.06 |
申请号 |
CN03132845.8 |
申请日期 |
1996.07.17 |
申请人 |
英特尔公司 |
发明人 |
A·D·佩勒格;Y·雅里;M·米塔尔;L·M·门内梅尔;B·艾坦;A·F·格卢;C·杜龙;E·科瓦施;W·维特 |
分类号 |
G06F7/00;G06F7/38;G06F7/50;G06F7/52;G06F9/06;G06F9/30 |
主分类号 |
G06F7/00 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
陈景峻;陈霁 |
主权项 |
1.一种装置,包括:存储区,所述存储区存储包括每一个都具有多个数据元素的分组数据的数据;执行单元,所述执行单元执行具有用于标识第一源数据和第二源数据的格式的分组数据指令集所指定的操作,其中所述分组数据指令集指定至少如下操作,包括:一个或多个分解类型操作,其中每个导致在所述存储器区生成和存储结果分组数据,所述结果分组数据包括少于所述第一源数据的数据元素和所述第二源数据的对应数据元素交错的数据元素的全部;一个或多个组装类型的操作,其中每个导致在所述存储区生成和存储结果分组数据,所述结果分组数据包括从所述第一源数据和所述第二源数据中的每个数据元素中求出的多个位部分,所述第一和第二源数据中的所述多个位部分在所述结果分组数据中是交错的;一个或多个分组乘类型操作,其中每个导致在所述存储器区生成和存储结果分组数据,所述结果分组数据仅包括作为独立结果元素的高阶或者低阶位,所述高阶或者低阶位来自与所述第二源数据的对应数据元素相乘后的所述第一源数据的每个数据元素的结果的高阶或者低阶位;一个或多个分组加类型操作,其中每个导致在所述存储器区生成和存储结果分组数据,所述结果分组数据包括作为独立的结果元素的与所述第二源数据的对应数据元素进行了相加的所述第一源数据的每个数据元素;一个或多个分组减类型操作,其中每个导致在所述存储器区生成和存储结果分组数据,所述结果分组数据包括作为独立的结果元素的被从所述第一源数据的对应数据元素中减去的所述第二源数据的每个数据元素;一个或多个分组比较类型操作,其中每个导致在所述存储器区生成和存储结果分组数据,所述结果分组数据包括作为独立的结果元素的掩码,所述掩码表示将所述第一分组数据中的每个数据元素之一和所述第二分组数据中的对应数据元素进行对应的比较,所述掩码中的那些对应比较为真的掩码的每一个包括多个都具有第一预定值的位,并且所述掩码中的那些对应比较为假的掩码的每一个包括多个都具有第二预定值的位;以及一个或多个乘加类型操作,其中每个导致在所述存储器区生成和存储结果分组数据,所述结果分组数据包括第一结果元素和第二结果元素,所述第一和第二结果元素被存储而没有对所述第一和第二结果元素进行求和,其中所述第一结果元素表示将所述第一源数据和所述第二源数据的两对对应数据元素相乘的结果的第一个和,所述第二结果元素表示将所述第一源数据和所述第二源数据的不同两对的对应数据元素相乘的结果的第二个和,所述第一和第二结果元素具有比用于生成所述第一和第二结果元素的所述第一和第二源数据中的每个数据元素更高的精度。 |
地址 |
美国加利福尼亚州 |