| 发明名称 | 用于分子存储器和逻辑器件的定制电极 | ||
| 摘要 | 提供一种用于制造分子电子器件(10)的方法，所述分子电子器件至少包括一底部电极(14)和在底部电极(14)上的分子开关膜(16)。该方法包括通过下列工艺步骤形成该底部电极(14)，包括：清洗(36b)其中将淀积所述底部电极(14)的所述衬底(12)的部分；预溅射(36c)所述部分；在至少所述部分上淀积(36d)所述导电层(14)；以及清洗(36g)该导电层(14)的上表面。有利地，该导电电极(14)特性包括：低且受控的氧化物形成(或可能被钝化)、高熔点、高体积弹性模量和低扩散。光滑的淀积膜表面与Langmuir－Blodgett分子膜淀积相一致。定制表面还可用于SAM淀积。金属本性提供给分子高电导率连接。可以为器件堆附加阻挡层，即，在导电层(14)上的Al<SUB>2</SUB>O<SUB>3</SUB>。 | ||
| 申请公布号 | CN1534731A | 申请公布日期 | 2004.10.06 |
| 申请号 | CN200410001217.0 | 申请日期 | 2004.01.02 |
| 申请人 | 惠普开发有限公司 | 发明人 | P·A·贝克;D·奥尔伯格;D·斯图尔特;Z·李 |
| 分类号 | H01L21/28;H01L21/3205 | 主分类号 | H01L21/28 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 吴立明;王忠忠 |
| 主权项 | 1.一种方法，用于定制形成在衬底(12)上的导电层(14)的至少部分上表面，该衬底具有第一表面粗糙度，以提供给所述上表面第二表面粗糙度，所述方法包括：在所述衬底(12)上淀积(36d)所述导电层(14)；以及在等离子体中定制(36g)所述导电层(14)的至少部分所述上表面，以至少光滑所述导电层(14)的所述上表面，由此所述第二表面粗糙度基本上和所述第一表面粗糙度相等。 | ||
| 地址 | 美国德克萨斯州 | ||