| 主权项 |
1.一种形成电阻器在两个金属之电路痕迹间之方法此电路痕迹具有小于约510-6欧姆-厘米之体积电阻率,且此电路描绘痕迹是在上方并经由一绝缘基体予以分隔,此绝缘基体具有大于大约1109欧姆-厘米之体积电阻率,此方法包括电镀一种电阻材料(此种电阻材料具有自大约500至110-4欧姆-厘米之体积电阻率)在电路描绘痕迹间之绝缘基体的区域上,以致使该电阻材料连接各电路描绘痕迹及其中,将电路描绘痕迹间之绝缘基体的区域,在电镀电阻材料至其上前使用选自下列所构成之族群之一种方法处理:化学蚀刻、电浆蚀刻、雷射正常化、蒸汽喷净、砂纸打磨、喷丸处理和砂喷。2.如申请专利范围第1项之方法,其中在电镀电阻材料前,绝缘基体系由化学蚀刻予以处理。3.如申请专利范围第1项之方法,其中电阻材料系在被电镀后予以氧化。4.如申请专利范围第1项之方法,其中电阻材料包括选自下列所构成之族群之一种材料:无电之镍/磷、无电之钯/磷和无电之钌/磷。5.如申请专利范围第2项之方法,其中电阻材料系在被电镀后予以氧化。6.如申请专利范围第2项之方法,其中电阻材料包括选自下列所构成之族群之一种材料:无电之镍/磷和无电之钯/磷。7.如申请专利范围第2项之方法,其中将电阻材料电镀至从2至300微英寸之厚度。8.如申请专利范围第4项之方法,其中将电阻材料电镀至从2至300微英寸之厚度。9.一种用以制造具有整体电镀电阻器之印刷电路板之方法,此方法包括有:a)施加一蚀刻阻体在包金属之层合物的部份之金属表面上,此层合物包含具有金属包敷在其上之以聚合物为基础之芯子,以致使该阻体以正像方式形成所需要之电路图及以负像方式形成电路间之区域(包括电阻器之位置),藉以创造显露之金属表面及经阻体覆盖之金属表面;b)蚀刻掉显露之金属表面藉以产生经由以聚合物为基础之芯子的显露区域所分隔之金属电路;c)剥除阻体;d)使用选自下列所构成之族群之一种方法来处理至少部份的以聚合物为基础之芯子的显露区域:化学蚀刻、电浆蚀刻、雷射正常化、蒸汽喷净、砂纸打磨、喷丸处理和砂喷;e)活化至少部份的以聚合物为基础之芯子的显露区域以便接受电镀在其上;f)施加一电镀罩幕以致使电镀罩幕覆盖所有或大体上所有的包金属层合物之表面(除去电阻器之位置);g)使用一种电阻材料(其具有自500至110-4欧姆-厘米之体积电阻率)电镀未经电镀罩幕所覆盖之区域;h)剥离电镀罩幕。10.如申请专利范围第9项之方法,其中随着步骤(g)后,将电阻材料暴露于一种氧化剂中。11.如申请专利范围第9项之方法,其中随着步骤(h)后,将印刷电路板清洁。12.如申请专利范围第11项之方法,其中随着步骤(h)之清洁后,再将永久性保护涂层施加至印刷电路板。13.如申请专利范围第9项之方法,其中将电阻材料电镀至从2至300微英寸之厚度。14.如申请专利范围第9项之方法,其中电阻材料系选自下列所构成之族群:无电式镍-磷和无电式钯-磷。15.如申请专利范围第14项之方法,其中将电阻材料电镀至从2至300微英寸之厚度。16.一种印刷电路板,包括有金属电路在其上并经由以聚合物为基础之基体所分隔,其中金属电路经由电阻材料(其具有从500至110-4欧姆-厘米之体积电阻率)予以连接在指定点上,将电阻材料选择性电镀在以聚合物为基础之基体上及其中,在电镀电阻材料前,将至少部份的以聚合物为基础之基体使用选自下列所构成之族群之一种方法予以处理:化学蚀刻、电浆蚀刻、雷射正常化、蒸汽喷净、砂纸打磨、喷丸处理和砂喷。17.如申请专利范围第16项之印刷电路板,其中将电阻材料电镀至从2至300微英寸的厚度。18.如申请专利范围第17项之印刷电路板,其中电阻材料系选自下列所构成之族群:无电式镍-磷和无电式钯-磷。19.一种形成电阻器在两个金属区域间之方法,此等金属区域在绝缘基体上并经由此基体所分隔,此绝缘基体具有从109至1020欧姆-厘米之体积电阻率,此方法包括有电镀一种电阻材料(此电阻材料具有从500至110-4欧姆-厘米的体积电阻率)至一部份的金属区域间之绝缘基体上,以致使电阻材料连接各金属区域并其后,使电镀之电阻材料与一种氧化剂接触。20.如申请专利范围第19项之方法,其中导电之区域是印刷电路板上之电路。21.如申请专利范围第19项之方法,其中电阻材料包括选自下列所构成之族群之一种材料:无电之镍/磷和无电之钯/磷。22.一种用以制造具有整体电镀电阻器之印刷电路板之方法,此方法包括:a)施加一蚀刻阻体在包金属之层合物的部份之金属表面上,此层合物包含具有金属包敷在其上之以聚合物为基础之芯子,以致使该阻体以正像方式形成所需要之电路图及以负像方式形成电路间之区域(包括电阻器之位置),藉以创造显露之金属表面及经阻体覆盖之金属表面;b)蚀刻掉显露之金属表面藉以产生经由以聚合物为基础之芯子的显露区域所分隔之金属电路;c)剥除阻体;d)使用选自下列所构成之族群之一种方法来处理至少部份的以聚合物为基础之芯子的显露区域:化学蚀刻、电浆蚀刻、雷射正常化、蒸汽喷净、砂纸打磨、喷丸处理和砂喷;e)活化至少部份的以聚合物为基础之芯子的显露区域以便接受电镀在其上;f)施加一电镀罩幕以致使电镀罩幕覆盖所有或大体上所有的包金属层合物之表面(除去电阻器之位置);g)使用一种电阻材料电镀未经电镀罩幕所覆盖之区域而形成电阻器,其中所形成之电阻器具有从10至1000欧姆之绝缘电阻,自大约0.005"至0.20"之长度,自大约0.005"至0.20"之宽度及自大约5至100微英寸之厚度。23.如申请专利范围第22项之方法,其中随着步骤(g)后,将电阻器曝露于一种氧化剂中。24.如申请专利范围第22项之方法,其中随着步骤(g)后将电阻器曝露于一种氧化剂之后,再将印刷电路板清洁。25.如申请专利范围第22项之方法,其中电阻材料系选自下列所构成之族群:无电式镍-磷和无电式钯-磷。26.如申请专利范围第22项之方法,其中随着步骤(g)后将印刷电路板清洁之后,再将永久性保护涂层施加至印刷电路板上。27.如申请专利范围第22项之方法,其中电阻器重叠在金属电路上。28.如申请专利范围第22项之方法,其中电阻器具有从0.005至0.080"之长度、从0.005"至0.080"之宽度以及从5至25微英寸之厚度。图式简单说明:第1A图代表具有绝缘之介电基体10和所附着之铜箔11的包铜层合物的一面(唯两面最有可能以相同方式予以处理)。第1B图指出成像之阻体12存在在铜箔11上。该阻体12业已成和显像而因此仅覆盖所需要部份的铜箔11。第1C图指出现在将已显露之铜蚀刻掉而留下不连接之经阻体覆盖之铜痕迹13和14在基体10上。第1D图指出阻体已被完全剥离仅留下所需要之铜痕迹13和14在基体10上。第1E图显示出施加电镀阻体15,除了会被电镀的电阻器的部份之外,电阻其会覆盖该板的整个区域。第1F显示出经电镀之电阻器16连接先前不连接之铜痕迹13与14。第1G图显示出在将电镀阻体15剥离后之电路。 |
