| 主权项 |
1.一种用于评估一复杂逻辑函数之互补式输入动态逻辑电路,系包括:复数个互补式输入动态逻辑电路,每个系用以决定相对应之复数组"及"逻辑项中的一个,并且用以指明该互补式"及"函数,其方式系透过相对应的多个初步评估点中的一个;复数个P通道元件,系以串联方式连接于一源电压与一输出评估点之间,每个P通道元件包括一连接至相对应复数个该初步评估点其中一个的闸极端;一反向器/驱动器,包括:一用于接收时脉讯号的输入端,一提供输出与反向时脉讯号的输出端;以及复数个N通道导通元件,系以并联方式连接于该输出评估点与该反向器/驱动器之间,每个N通道导通元件包括一连接至相对应复数个初步评估点其中一个的闸极端。2.如申请专利范围第1项之互补式输入动态逻辑电路,其中所述每一该复数组互补式输入动态逻辑电路,系包括:一或多个N通道元件,系以并联方式连接于一相对应初步评估点与一相对应结尾元件之间,每个N通道元件包括一个闸极端,其系用以接收一组相对应"及"逻辑项之中的一相对应"及"逻辑项。3.如申请专利范围第2项之互补式输入动态逻辑电路,其中至少一个该复数个互补式输入动态逻辑电路,包括多于四个之N通道元件,系以并联连结以达到高扇入。4.如申请专利范围第2项之互补式输入动态逻辑电路,其中每一该互补式输入动态逻辑电路复数组,包括:每一该一或多个N通道元件,系以并联连接于该相对应初步评估点与一相对应复数个参考点之一;一带头元件,接收该时脉讯号与连接至该相对应初步评估点,当该时脉讯号为低位准时,预先充电该相对应初步评估点;一结尾元件,接收该时脉讯号,并且连接至一相对应参考点;其中,该带头与结尾元件回应该时脉讯号,以启动一相对应之互补式输入动态电路进行评估。5.如申请专利范围第4项之互补式输入动态逻辑电路,其中每一该复数组"及"逻辑项的每一"及"逻辑项,包括一个反向输入讯号。6.如申请专利范围第4项之互补式输入动态逻辑电路,其中,该带头元件包括一P通道元件,包括:一连接至一源电压之源极端,一接收该时脉讯号的闸极端,一连接至一相对应初步评估点之汲极端;该结尾元件包括一N通道元件,包括:一连接至接地端的源极,一接收该时脉讯号之闸极端,一连接至一相对应参考点的汲极端。7.如申请专利范围第4项之互补式输入动态逻辑电路,更包括复数个保持电路,每个连接于一源电压与一相应初步评估点之间。8.如申请专利范围第1项之互补式输入动态逻辑电路,更包括一输出驱动器,系具有一输入以连接至该输出评估点,一输出端以提供一逻辑函数结果。9.如申请专利范围第8项之互补式输入动态逻辑电路,其中,该输出驱动器系包括一反向器。10.一种互补式输入动态逻辑电路,包括:复数个互补式N逻辑"及"电路,每个系连接至相对应的复数个初步评估点的其中之一,并且每个包括至少一个用以接收一相对应复数组"及"逻辑项的输入;复数对带头与结尾元件,每一该对回应一时脉讯号以预先充电一相对应之初步评估点,以启动一相对应互补式N逻辑"及"电路以进行评估;一P逻辑电路,系连接至该复数个初步评估点与一输出评估点,当每一该复数个互补N逻辑"及"电路进行评估,将该输出评估点拉至高位准;以及一N逻辑导通元件,系连接于该输出评估点与该复数个初步评估点之间,当任一个该复数个N逻辑"及"电路为不予评估,将该输出评估点拉至低位准。11.如申请专利范围第10项之互补式输入动态逻辑电路,其中,每一互补式N逻辑"及"电路包括一或多个N通道元件,系以并联方式连接,每一N通道元件包括:一闸极端,系用以接收一反向"及"逻辑项,一汲极端,一源极端,系连接于一相对应初步评估点与一相对应结尾元件之间。12.如申请专利范围第11项之互补式输入动态逻辑电路,其中,至少一个互补输入逻辑"及"电路包括多于四个N通道元件,系以并联联结,以达成高扇入。13.如申请专利范围第10项之互补式输入动态逻辑电路,更包括一反向器/驱动器,包括:一输入端,系用以接受该时脉讯号,一输出端,系用以提供缓冲与反向时脉讯号至该N逻辑导通电路,当该时脉讯号为低位准时,透过该N逻辑导通元件预先充电该输出评估点。14.如申请专利范围第10项之互补式输入动态逻辑电路,更包括一输出驱动器,包括:一连接至该输出评估点的输入端,一提供逻辑函数结果的输出端。15.如申请专利范围第14项之互补式输入动态逻辑电路,其中,该输出驱动器包括一反向器。16.如申请专利范围第10项之互补式输入动态逻辑电路,更包括:复数个保持电路,每个所述保持电路系连接于一源电压与一相对应之该复数个初步评估点之一两者之间。17.如申请专利范围第10项之互补式输入动态逻辑电路,其中,每一该对带头与结尾元件,包括:一P通道元件与一N通道元件,其中,该P通道元件包括:一源极端,系连接至源电压,一闸极端,系接收该时脉讯号,一汲极端,系连接至一相对应之初步评估点;该N通道元件包括:一源极端,系连接至接地端,一闸极端,系接收该时脉讯号,一汲极端,系连接至一相对应之一复数个互补式N逻辑电路其中之一。18.一种用以评估一复杂动态逻辑函数之方法,包括:同时评估复数组"及"逻辑项,系利用一各别的复数个互补式"及"逻辑电路,并且控制用以指示各别的"及"逻辑评估的各个复数个初步评估点;监控每一复数个初步评估点,系透过P逻辑,当每一复数个互补式"及"逻辑电路进行评估,将一输出评估点拉至高位准;以及监控每一复数个初步评估点,系透过N逻辑,当任一复数个互补式"及"逻辑电路为不予评估时,将输出评估点拉至低位准。19.如申请专利范围第18项之用以评估一复杂动态逻辑函数之方法,更包括:实作每一互补式"及"逻辑电路,系以并联连接一或多个N通道元件于一相对应初步评估点与一相对应结尾元件之间,以及提供一反向"及"闸项至每一N通道元件的闸极端。20.如申请专利范围第18项之用以评估一复杂动态逻辑函数之方法,更包括:反向与缓冲一时脉讯号以提供一反向时脉讯号,预先充电每一复数个初步评估点至高位准,以及当时脉讯号为低位准时,经由N逻辑而透过传送反向时脉讯号以预先充电输出评估点至高位准。21.如申请专利范围第20项之用以评估一复杂动态逻辑函数之方法,更包括:当时脉讯号为高位准,并且当复数个互补"及"逻辑电路为不予评估时,经由N逻辑而透过传送反向时脉讯号,将输出评估点拉至高位准。22.如申请专利范围第18项之用以评估一复杂动态逻辑函数之方法,更包括:当相对应"及"逻辑电路为不予评估时,持续将任一复数个初步评估点拉至高位准。23.如申请专利范围第18项之用以评估一复杂动态逻辑函数之方法,更包括缓冲与反向该输出评估点。图式简单说明:图1为一具有N个输入而用以代表"及"逻辑函数,及一实作相对应N输入"及"闸示范动态电路的示意图。图2为一16输入"及"闸示意图,及一实作16输入"及"闸示范逻辑电路分解图。图3为一根据本发明一实施例而实作之示范互补式输入动态逻辑电路的示意图。图4为一根据本发明更特定而用以实作一"及"逻辑函数的实施例所实作之示范互补式输入动态逻辑电路的示意图。图5为一根据本发明另一特定而用以实作一"或"逻辑函数的实施例之示范互补式输入动态逻辑电路的示意图。图6为一根据本发明另一用以实作一复杂逻辑函数的实施例之示范互补式输入动态逻辑电路的示意图。图7为一互补式输入动态逻辑电路之简化方块图,系用以实作具有大量"及"逻辑项的复杂逻辑函数,并且其方式乃是透过包含多个互补式输入动态逻辑电路。其中,每个互补式输入动态逻辑电路皆类似于图6之互补式输入动态逻辑电路。图8为一常见多工解码器方块图,系用以图解常用于管线系统中的循序"及"运算范例,以供两组位址位元间选择与解码所选结果之用。图9为一用以决定最高解码位元之解码状态的示范互补式输入动态多工解码器电路的示意图。图10为一透过互补式输入动态逻辑电路所实作之示范快速动态多工解码器的简化方块图。 |
