堆叠闸极快闪记忆体阵列

摘要

一堆叠闸极快闪记忆体阵列，当其中具有某一特定位元线路之及字元线路之某一记忆格(cell)被过度抹除(over erase)而使该记忆格具有不稳定位元(erratic bits)时，其他与此记忆格具有相同位元线路、不同字元线路之记忆格不会受到此记忆格之漏电流(leak current)之影响，而使整个堆叠闸极快闪记忆体阵列中所记忆之资料发生错误。在此堆叠闸极快闪记忆体阵列中，记忆格之一位元线路被分为两独立之位元线路，而两相邻之字元线路则透过一电晶体之闸极被连结成一列。如此在此阵列中，某记忆格发生漏电流之情形时，对于其他与该记忆格具有相同位元线路、不同字元线路之记忆格，因为位元线路已分开，而且连结两相邻字元线路之该电晶体亦会阻断该漏电流之传递，因此该漏电流不会影响到其他记忆格。因此在新式之阵列中，在执行写入(program)或抹除(erase)动作时，不会有由不稳定位元产生之漏电流影响阵列之情形发生。

主权项

1.一种堆叠闸极快闪记忆体阵列,其包括:复数个电晶体,该些电晶体系以复数个行与复数个列方式排列,其中,在每一该行中之该些电晶体,每两个相邻之该些电晶体为一电晶体对,其中在该电晶体对中之两该些电晶体之一源/汲极相互耦接,而该电晶体对中之其中之一该电晶体之另一源/汲极耦接至一第一位元线,另外一该电晶体之另一源/汲极耦接至一第二位元线;以及复数个列独立电晶体,其中每一该列独立电晶体系对应于由在同一该行中之该些电晶体对其中之一,其中每一该列独立电晶体之一汲/源极耦接到对应于该列独立电晶体之一的该电晶体对之该源/汲极相互耦接之一接点,其中对应于该列独立电晶体之一的该电晶体对中之其中之一该电晶体之一闸极耦接到一字元线,而对应于该列独立电晶体之一的该电晶体对中之其中之另一该电晶体之一闸极系经由对应之该列独立电晶体之一闸极耦接到该字元线。2.一种堆叠闸极快闪记忆体阵列,其包括:复数个电晶体行,每一行中每两个相邻之该些电晶体为一电晶体对,其中在该电晶体对中之两该些电晶体之一源/汲极相互耦接,而该电晶体对中之其中之一该电晶体之另一源/汲极耦接至一第一位元线,另外一该电晶体之另一源/汲极耦接至一第二位元线;以及复数个列独立电晶体,其中所有该些列独立电晶体之一源/汲极耦接到一共源极线路,每一该列独立电晶体系对应于由在同一该行中之该些电晶体对其中之一,其中每一该列独立电晶体之一汲/源极耦接到对应于该列独立电晶体之一的该电晶体对之该源/汲极相互耦接之一接点,其中对应于该列独立电晶体之一的该电晶体对中之其中之一该电晶体之一闸极耦接到一字元线,而对应于该列独立电晶体之一的该电晶体对中之其中之另一该电晶体之一闸极系经由对应之该列独立电晶体之一闸极耦接到该字元线。3.一种堆叠闸极快闪记忆体装置,包括:一位元线解码器,用以耦接一位元信号,解码后经由复数条位元线其中之一输出一位元对选择信号;一字元线解码器,用以耦接一字元信号,解码后经由复数条字元线其中之一输出一字元选择信号;一堆叠闸极快闪记忆体阵列,其中包括复数个电晶体行,每一行中每两个相邻之该些电晶体为一电晶体对,其中在该电晶体对中之两该些电晶体之一源/汲极相互耦接,而该电晶体对中之其中之一该电晶体之另一源/汲极耦接至一第一位元线,另外一该电晶体之另一源/汲极耦接至一第二位元线;以及复数个列独立电晶体,其中所有该些列独立电晶体之一源/汲极耦接到一共源极线路,每一该列独立电晶体系对应于由在同一该行中之该些电晶体对其中之一,其中每一该列独立电晶体之一汲/源极耦接到对应于该列独立电晶体之一的该电晶体对之该源/汲极相互耦接之一接点,其中对应于该列独立电晶体之一的该电晶体对中之其中之一该电晶体之一闸极耦接到一字元线,而对应于该列独立电晶体之一的该电晶体对中之其中之另一该电晶体之一闸极系经由对应之该列独立电晶体之一闸极耦接到该字元线,其中藉由该位元线解码器之该位元对选择信号,用以选择该些电晶体行其中之一,并藉由该字元线解码器之该字元选择信号选择该列独立电晶体其中之一与其对应之该电晶体对中之其中之一该电晶体,藉以进行该堆叠闸极快闪记忆体装置之读取与程式化之操作。图式简单说明:第1图是习知的堆叠闸极快闪记忆体阵列电路图;第2图是本发明的堆叠闸极快闪记忆体阵列电路图,依照本发明一较佳实施例;以及第3图是本发明的堆叠闸极快闪记忆体装置电路图,依照本发明一较佳实施例。