| 发明名称 | 半导体集成电路 | ||
| 摘要 | 本发明涉及一种半导体集成电路，包括：多个双稳态触发器电路，其分别在正常操作期间，通过用于正常操作的时钟信号操作，在扫描测试期间，构成一扫描链，通过用于扫描的时钟信号操作；用于正常操作的时钟电路，用于将用于正常操作的时钟信号输送到所述的双稳态触发器电路；用于扫描的时钟电路，用于将所述的用于扫描的时钟信号输送到所述的双稳态触发器电路；用于扫描的时钟电路具有格状连线部，将从所述的格状连线部提取的用于扫描的时钟信号供给所述的双稳态触发器电路，防止延迟计算误差或在微制造工艺中的制造偏差产生时钟脉冲相位差，防止扫描测试期间出现故障。 | ||
| 申请公布号 | CN1532933A | 申请公布日期 | 2004.09.29 |
| 申请号 | CN03160038.7 | 申请日期 | 2003.09.23 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 安井卓也;松村阳一 |
| 分类号 | H01L27/00;H01L21/82 | 主分类号 | H01L27/00 |
| 代理机构 | 北京律诚同业知识产权代理有限公司 | 代理人 | 祁建国;徐金国 |
| 主权项 | 1.一种半导体集成电路，包括：多个双稳态触发器电路，其分别在正常操作期间，通过用于正常操作的时钟信号操作，在扫描测试期间，构成一扫描链，通过用于扫描的时钟信号操作；用于正常操作的时钟电路，用于将所述的用于正常操作的时钟信号输送到所述的双稳态触发器电路；用于扫描的时钟电路，用于将所述的用于扫描的时钟信号输送到所述的双稳态触发器电路；其特征在于，所述的用于扫描的时钟电路具有格状连线，并将从所述的格状连线提取的所述用于扫描的时钟信号供给所述的双稳态触发器电路。 | ||
| 地址 | 日本大阪 | ||