| 主权项 |
1.一种非依电性半导体记忆体装置,包含:数个区块,各区块具有一非依电性记忆体细胞阵列;及一规划电位产生电路,该规划电位产生电路把一规划电位供应到该非依电性记忆体细胞阵列,其中,该规划电位产生电路根据一个选择该等区块中之一者的第一位址讯号和一个表示在该等区块中之该一者中之一写入-存取记忆体细胞之位置的第二位址讯号来调整该规划电位。2.如申请专利范围第1项所述之非依电性半导体记忆体装置,其中,该规划电位产生电路包括:一升压器电路,该升压器电路产生一个升压电位;及一调整器电路,该调整器电路根据该升压电位与一参考电位来产生该规划电位,其中,由该调整器电路所产生的规划电位系根据该第一位址讯号与该第二位址讯号来被调整。3.如申请专利范围第2项所述之非依电性半导体记忆体装置,其中,该调整器电路包括:一电容电路,该电容电路藉由藉着电容之使用来把该规划电位分割来产生一比较电位;一差动放大器电路,该差动放大器电路响应于在该比较电位与该参考电位之间之比较来从该升压电位产生该规划电位;及一电路,该电路根据该第一位址讯号与该第二位址讯号来调整该电容电路的电容。4.如申请专利范围第1项所述之非依电性半导体记忆体装置,更包含一规划电位调整电路,该规划电位调整电路根据该第一位址讯号和该第二位址讯号来产生一规划电位调整讯号,其中,该规划电位产生电路根据该规划电位调整讯号来调整该规划电位。5.如申请专利范围第4项所述之非依电性半导体记忆体装置,其中,该规划电位调整电路端视该第一位址讯号来执行把该第二位址讯号反相或不反相的反相控制,并且把该已经历该反相控制的第二位址讯号供应到该规划电位产生电路作为该规划电位调整讯号。6.如申请专利范围第1项所述之非依电性半导体记忆体装置,其中,该等区块中之两者具有由该第二位址讯号所代表之一第二位址的不同排列以致于就与该规划电位产生电路相隔的距离而论该第二位址在该两个区块之间系以颠倒的顺序被排列,该规划电位系在根据该第一位址讯号来辨认该两个区块中之一者之后根据该第二位址讯号来被调整俾反映从该规划电位产生电路到该写入-存取记忆体细胞之位置的物理距离。7.如申请专利范围第1项所述之非依电性半导体记忆体装置,其中,该等区块中之两者系被定位与该规划电位产生电路相隔不同距离,该规划电位系在根据该第一位址讯号来辨认该两个区块中之一者之后根据该第二位址讯号来被调整俾可反映从该规划电位产生电路到该写入-存取记忆体细胞之位置的物理距离。图式简单说明:第1图是为本发明之非依电性半导体记忆体装置的方块图;第2图是为一显示本发明之规划-电位调整电路与一规划-电位产生电路之实施例的图示;第3图是为一显示调整器之例子的电路图;第4图是为一显示四个由一记忆体细胞阵列分割之区块之结构的方块图;第5图是为一显示在第4图之结构中而使用之规划-电位调整电路之例子的电路图;及第6图是为一显示在第5图中所示之逻辑电路之输入与输出的逻辑値表。 |
