| 主权项 |
1.一种半导体装置,包括:第一基座,和别的半导体装置连接;第二基座,在晶圆测试和探测头连接;第一缓冲器,驱动和该第一基座连接之该别的半导体装置;以及第二缓冲器,利用该第一缓冲器驱动,利用比该第一缓冲器之驱动性能大之驱动性能驱动和第二基座连接之测试器之负载容量,依据控制信号控制为动作状态/不动作状态。2.如申请专利范围第1项之半导体装置,其中,使第二基座之尺寸比第一基座之尺寸小。3.如申请专利范围第1或2项之半导体装置,其中,包括基座,直接供给第二缓冲器将第二缓冲器控制成动作状态/不动作状态之控制信号。4.一种多晶片封装,在至少包括第一晶片和第二晶片之多晶片封装,其特征为:该第一晶片包括第一基座,和该第二晶片连接;第二基座,在晶圆测试和探测头连接;第一缓冲器,和该第一基座连接,驱动该第二晶片;以及第二缓冲器,包括比该第一缓冲器之驱动性能大之驱动性能,利用该第一缓冲器驱动,在该晶圆测试时驱动和该第二基座连接之测试器之负载容量;该第二缓冲器,依据控制信号,在该晶圆测试时控制成动作状态,在该多晶片封装之一般动作时控制成不动作状态。5.如申请专利范围第4项之多晶片封装,其中,使第二基座之尺寸比第一基座之尺寸小。6.如申请专利范围第4或5项之多晶片封装,其中,包括基座,直接供给第二缓冲器将第二缓冲器控制成动作状态/不动作状态之控制信号。7.如申请专利范围第4或5项之多晶片封装,其中,该第二晶片包括和第一晶片一样之构造,在这些晶片之间交换资料。8.如申请专利范围第4或5项之多晶片封装,其中,该第二晶片包括和第一晶片不同之构造,自该第一晶片只供给该第二晶片资料。图式简单说明:图1系表示在本发明之实施例1之多晶片封装装载之晶片之概略构造之方块图。图2(a)~(b)系表示实施例1之第二缓冲器之构造之电路图。图3系表示在实施例2之多晶片封装装载之晶片之概略构造之方块图。图4系表示实施例3之多晶片封装之内部构造之概略之方块图。图5系表示实施例3之别的多晶片封装之内部构造之概略之方块图。图6系表示实施例3之另外之多晶片封装之内部构造之概略之方块图。图7系表示实施例3之另外之多晶片封装之内部构造之概略之方块图。图8系表示实施例4之多晶片封装之内部构造之概略之方块图。图9系表示实施例4之别的多晶片封装之内部构造之概略之方块图。图10系表示在实施例5之多晶片封装装载之晶片之概略构造之方块图。图11系表示实施例6之多晶片封装之内部构造之概略之方块图。图12系表示实施例6之别的多晶片封装之内部构造之概略之方块图。图13系表示以往之多晶片封装之内部构造之概略之方块图。图14系表示以往之输出用缓冲器之构造之电路图。 |
