摘要 |
本发明的目的在于重新排序扫描链上暂存器的相对位置,期望能降低功率消耗峰值。本发明之演算工具不仅可配合现有的超大型积体电路设计流程,迅速决定适合之扫描链上暂存器顺序,尚可符合三设计规范限制条件:(1)暂存器电位转换功率消耗峰值;(2)扫描链连线总长度最大值;(3)两相邻暂存器之间的连线距离最大值。本发明所发展的演算工具希望尽可能达到:(1)快速判断是否具有可行解;(2)快速有效寻求最佳解。输入扫描链缓冲器资料与测试样本资料,最后输出符合所有限制条件之排序后扫描链缓冲器资料与测试样本资料。关键字:超大型积体电路之可测性设计,扫链暂存器重序,功率消耗。 |