| 摘要 |
本发明系提出利用同位检查进行指令模式切换之处理器及方法，其可执行于N位元及2N位元模式，每一N位元字组包含P个同位位元及(N–P)位元之指令码，其中，每一N位元模式指令之同位位元系将其N位元字组设定为第一同位状态，每一2N位元模式指令之每一N位元字组之同位位元系将其N位元字组设定为第二同位状态，该处理器包含一指令输入装置、一指令撷取装置及一执行模式切换逻辑，该指令输入装置包含一宽度为2N位元之记忆空间以供储存复数个代表指令之2N位元字组，该指令撷取装置用以撷取该指令码输入装置的一2N位元字组，以及该执行模式切换逻辑用以判断撷取之2N位元字组为二个(N–P)位元的指令或一个2(N–P)位元的指令，俾以切换处理器执行于N位元或2N位元模式，其中，当撷取之2N位元字组为偶同位时，如所包含之两个N位元字组均为第一同位状态，判定该2N位元字组为二个(N–P)位元的指令，如所包含之两个N位元字组均为第二同位状态，判定该2N位元字组为一个2(N–P)位元的指令。 |
