可重规划之有限脉冲响应滤波器

摘要

一种有限脉冲响应滤波器由一串数字处理单元形成。每一数字处理单元包括一暂存器、一多工器及一系数乘法器。暂存器储存并延迟一数位输入讯号。多工器具多个连接至一输入点及暂存器之一输出端的输入端，以及一连接至一后级数字处理单元的输出端。系数乘法器连接至暂存器的输出端并将输入讯号乘上一系数或一系数之部分。一群数字处理单元的多工器系经设定，而使各数字处理单元之延迟单元储存数位讯号的相同部分，以处理该串系数中的单一个系数。一加法器加总数字处理单元的输出，并输出一经过滤后的数位讯号。