具放电路径之高速平面记忆体单元结构

摘要

本发明系提供一种高速平面记忆体单元结构，系具有放电路径并在读取平面记忆体单元(FLATCELL)时，提升读取逻辑“0”的速度，并藉由控制读取记忆体单元的读取路径，达到多路径选择电晶体记忆体单元及多路径由电晶体记忆体单元输出的效果，进一步使本发明在外界电路读取时的电阻及电容效应降低，达到降低杂讯、减少耗能、提高频率响应及降低温度的效果。