| 摘要 |
Es wird eine Halbleitervorrichtung mit einer CMOS-Transistorstruktur angegeben, bei der eine Gateelektrode und ein Draht, der einen N·+·-leitenden aktiven Bereich und einen P·+·-leitenden aktiven Bereich miteinander verbindet, einander in der Draufsicht überlappen, um eine Grundfläche der CMOS-Transistorstruktur zu reduzieren. Ein N·+·-leitender aktiver Bereich (1) eines n-Kanal-MOS-Transistors und ein P·+·-leitender aktiver Bereich (2) eines p-Kanal-MOS-Transistors werden in einem Oberflächenbereich eines Halbleitersubstrats durch Ionenimplantation oder dergleichen gebildet. Gateelektroden (3) werden auf dem N·+·-leitenden aktiven Bereich (1) und dem P·+·-leitenden aktiven Bereich (2) gebildet. Isolierschichten (4, 5) aus Siliziumnitrid werden auf den Gateelektroden (3) gebildet. Eine Zwischenlagen-Isolierschicht (6) aus Siliziumoxid wird über den mit den Isolierschichten (4, 5) bedeckten Gateelektroden (3) durch CVD oder dergleichen gebildet. Öffnungen (7) zum Aufnehmen von Drähten, die den N·+·-leitenden aktiven Bereich (1) und den P·+·-leitenden aktiven Bereich (2) miteinander verbinden, werden in der Zwischenlagen-Isolierschicht (6) gebildet. Eine Metallschicht, wie zum Beispiel eine Aluminiumschicht, wird in den Öffnungen (7) vergraben, um vergrabene Drähte (8) zu bilden. |
