| 发明名称 |
A hardware acceleration system for logic simulation |
| 摘要 |
|
| 申请公布号 |
EP1349092(A3) |
申请公布日期 |
2004.09.08 |
| 申请号 |
EP20030251837 |
申请日期 |
2003.03.24 |
| 申请人 |
NEC CORPORATION |
发明人 |
CADAMBI, SRIHARI;ASHAR, PRANAV |
| 分类号 |
G06F9/455;G06F17/50;(IPC1-7):G06F17/50 |
主分类号 |
G06F9/455 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
