发明名称 | 采样时钟生成电路、数据传送控制装置和电子设备 | ||
摘要 | 本发明的目的在于提供一种既能高频工作又能在采样时确保建立时间等的采样时钟生成电路和数据传送控制装置等。采样时钟生成电路(10)包含边沿检测电路(70)和时钟选择电路(72),边沿检测电路(70)检测在频率相同相位互不相同的时钟CLK0~4的边沿中的任何两个边沿之间是否存在由USB2.0 HS方式传送的数据DIN的边沿,时钟选择电路(72)根据边沿检测信息,从CLK0~4时钟中选择某个时钟,将其作为采样时钟SCLK输出。当设边沿检测电路(70)具有的D触发器的建立时间为TS、保持时间为TH、时钟周期为T时,使多相时钟的个数N≤[T/(TS+TH)]([X]是不超过X的最大整数)。选择具有离开数据DIN的边沿只有设定数M个边沿的边沿的时钟作为SCLK。 | ||
申请公布号 | CN1165850C | 申请公布日期 | 2004.09.08 |
申请号 | CN01138513.8 | 申请日期 | 2001.10.19 |
申请人 | 精工爱普生株式会社 | 发明人 | 神原义幸 |
分类号 | G06F13/00 | 主分类号 | G06F13/00 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 程天正;叶恺东 |
主权项 | 1、一种采样时钟生成电路,生成用来对数据进行采样的时钟,包含边沿检测装置和时钟选择装置,该边沿检测装置检测在频率相同相位互不相同的第1~第N时钟中的哪两个边沿之间存在数据边沿,其中N是大于1的整数;以及该时钟选择装置根据上述边沿检测装置中的边沿检测信息,从上述第1~第N时钟中选择某个时钟,将该选出的时钟作为采样时钟输出;其特征在于:上述边沿检测装置包含使用第1时钟来保持数据的第1保持装置,以及使用第J时钟来保持数据的第J保持装置,1<J<N,以及使用第N时钟来保持数据的第N保持装置;以及根据第1、第2保持装置保持的数据来检测第1、第2时钟的边沿之间是否存在数据的边沿的第1检测装置,以及根据第J、第J+1保持装置保持的数据来检测第J、第J+1时钟的边沿之间是否存在数据的边沿的第J检测装置,以及根据第N、第1保持装置保持的数据来检测第N、第1时钟的边沿之间是否存在数据的边沿的第N检测装置,上述时钟选择装置根据上述第1~第N检测装置的边沿检测信息,从上述第1~第N时钟中选择某一个时钟,将该选出的时钟作为采样时钟输出。 | ||
地址 | 日本东京都 |