发明名称 半导体多层配线形成方法
摘要 本发明提供一种半导体多层配线之形成方法,其特征为,于将导体材料埋置在形成于层间绝缘层之第1蚀刻空间,与连通于此之第2蚀刻空间,形成多层配线结构,使用双镶嵌制程(DualDamaseneProcess)之配线形成方法中,构成层间绝缘层之低电介质层不会有劣化情况,可以降低工时,同时提升步骤管理之自由度;因此,为保护形成第2蚀刻空间形成用之光致抗蚀图型的曝光之光所由来下层配线层,而于第1蚀刻空间内填充之材料,使用以不损伤层间绝缘层之剥离液容易去除的悬施玻璃材料为主成份之埋置材料,同时,此埋置材料中,不添加吸收曝光之光的吸光材料,以在埋置材料层之上形成可用乾式蚀刻加工的防止反射膜替代,形成显像液可溶性之防止反射膜。
申请公布号 TW200416825 申请公布日期 2004.09.01
申请号 TW092133416 申请日期 2003.11.27
申请人 东京应化工业股份有限公司 发明人 萩原嘉男;田中健
分类号 H01L21/027 主分类号 H01L21/027
代理机构 代理人 林志刚
主权项
地址 日本