| 主权项 |
1.一种薄膜电晶体阵列基板,包括:复数个薄膜电晶体,配置在一基板上;一彩色滤光阵列层,形成于该些薄膜电晶体上,并且暴露出对应于该些薄膜电晶体之一预定形成接触窗区域;一覆盖层,覆盖在该彩色滤光阵列层上,并覆盖住该些薄膜电晶体;复数个画素电极,配置于该覆盖层上,并对应该些薄膜电晶体配置;以及复数个接触窗,配置在该预定形成接触窗区域之该覆盖层中,以使该些画素电极与对应的该些薄膜电晶体电性连接。2.如申请专利范围第1项所述之薄膜电晶体阵列基板,其中该预定形成接触窗区域系为对应该些薄膜电晶体之部分区域。3.如申请专利范围第1项所述之薄膜电晶体阵列基板,其中该预定形成接触窗区域系为对应该些薄膜电晶体所在之区域。4.如申请专利范围第1项所述之薄膜电晶体阵列基板,其中该覆盖层之介电常数比该彩色滤光阵列层之介电常数低。5.如申请专利范围第1项所述之薄膜电晶体阵列基板,其中该覆盖层之穿透率比该彩色滤光阵列层之穿透率高。6.如申请专利范围第1项所述之薄膜电晶体阵列基板,其中该覆盖层之材质为一高分子材料,且该覆盖层之厚度系介于0.2米至10微米。7.如申请专利范围第1项所述之薄膜电晶体阵列基板,其中该覆盖层之材质为为一无机介电材料,且该覆盖层之厚度系介于0.1米至5微米。8.如申请专利范围第1项所述之薄膜电晶体阵列基板,其中该彩色滤光阵列层之厚度系低于1.5微米。9.一种薄膜电晶体阵列基板的制造方法,包括:在一基板上形成复数个薄膜电晶体;在该些薄膜电晶体上形成一彩色率光阵列层,其中该彩色率光阵列层系暴露出对应该些薄膜电晶体之一预定形成接触窗区域;在该彩色率光阵列层上形成一覆盖层,并覆盖住该些薄膜电晶体;在该预定形成接触窗区域之该覆盖层中形成复数个接触窗开口,暴露出该些薄膜电晶体之部分区域;以及在该覆盖层上形成复数个画素电极,其中该些画素电极系藉由该些接触窗开口而与对应的该些薄膜电晶体电性连接。10.如申请专利范围第9项所述之薄膜电晶体阵列基板的制造方法,其中该覆盖层之材质包括一高分子材料或是一无机介电材料。11.如申请专利范围第9项所述之薄膜电晶体阵列基板的制造方法,其中形成该覆盖层之方法包括一旋转涂布法。12.如申请专利范围第9项所述之薄膜电晶体阵列基板的制造方法,其中该覆盖层之材质为一高分子材料,且该覆盖层之厚度系介于0.2米至10微米。13.如申请专利范围第9项所述之薄膜电晶体阵列基板的制造方法,其中该覆盖层之材质为为一无机介电材料,且该覆盖层之厚度系介于0.1米至5微米。14.如申请专利范围第9项所述之薄膜电晶体阵列基板的制造方法,其中该彩色滤光阵列层之厚度系低于1.5微米。图式简单说明:第1图是依照本发明一较佳实施例之薄膜电晶体阵列基板之上视示意图。第2图系为第1图中由I-I'之剖面示意图。第3图是依照本发明另一较佳实施例之薄膜电晶体阵列基板之上视示意图。第4图是依照本发明另一较佳实施例之薄膜电晶体阵列基板之上视示意图。 |
