跨时钟域信号同步处理电路

摘要

本实用新型提供了一种跨时钟域信号同步处理电路，其特点是：被处理信号连接到一触发器的输入端，该触发器的输出端连接到另一触发器的输入端，同步时钟信号连接到两触发器的触发端；两个触发器的输出端和被处理信号两两组合后分别连接到三个二输入端或门的输入端，或门的输出端分别连接到一个三输入端与门的输入端，该与门的输出连接第三个触发器的输入端，该触发器的触发端连接同步时钟信号、输出端输出经过处理的数字信号。电路在进行同步处理的同时，还可以更有效地消除信号上的毛刺，提高抗干扰能力，而且电路简单、成本低、易实施。

主权项

1、一种跨时钟域信号同步处理电路，包括触发器，其特征在于：所述的数字信号Data-in被连接到触发器D1的输入端，触发器D1的输出端Q1连接到触发器D2的输入端，同步时钟信号连接到触发器D1、D2的触发端CLK；触发器D1的输出端Q1、触发器D2的输出端Q2、数字信号Data-in两两组合后分别连接到三个二输入端或门—或门1、或门2、或门3的输入端，或门1、或门2、或门3的输出端分别连接到一个三输入端与门的输入端，三输入端与门的输出连接触发器D3的输入端，触发器D3的触发端CLK连接同步时钟信号；触发器D3的输出端Q3输出经过处理的数字信号。