发明名称 一种模乘运算电路和一种运用该模乘运算电路的加密方法
摘要 一种模乘运算电路和一种运用该模乘运算电路的加密方法,该模乘运算电路包括512个基本运算电路,排成32列16行的矩阵;基本运算电路包括,两个多路选择器和两个一位加法器;32列16行的矩阵最右侧一列的16个基本运算电路的加法器进位输入为cp1[0,i],cp2[0,i],最左侧一列的16个基本运算电路的加法器进位输出为cp1[31,i],cp2[31,i],其余基本运算电路的进位输入为其右侧的基本运算电路的进位输出;除第1行的32个基本运算电路以外,每一行的基本运算电路的输入P[j]是上一行的基本运算电路的输出Po[j-1];使用该模乘运算电路的加密方法按照从右到左,从上到下的顺序依次使用这512个基本运算电路进行模乘运算;本发明简化了电路,提高了运算速度并有效的节约了芯片面积。
申请公布号 CN1525307A 申请公布日期 2004.09.01
申请号 CN03115529.4 申请日期 2003.02.26
申请人 上海华园微电子技术有限公司 发明人 白宁;高璐琳;印义言
分类号 G06F7/38 主分类号 G06F7/38
代理机构 上海专利商标事务所 代理人 陈亮
主权项 1.一种模乘运算电路,其特征在于,包括512个基本运算电路,排成32列16行的矩阵;基本运算电路包括,两个多路选择器(101)和(102),两个一位加法器(103)和(104),多路选择器(101)的输入为被乘数Y的第j位Y[j]、0、乘数X的第i位X[i],其输出连接到一位加法器(103)的输入,多路选择器(102)的输入为模M的第j位M[j]、0、Ip[0],其输出连接到一位加法器(104)的输入,一位加法器(103)的进位输入为cp1_in,另一个输入为部分积P的第j位P[j],其输出连接到一位加法器(104)的输入,进位输出为cp1_out,一位加法器(104)的进位输入为cp2_in,其结果输出到Po[j],进位输出为cp2_out;所述32列16行矩阵的最右侧一列的16个基本运算电路的加法器进位输入为cp1[0,i],cp2[0,i]最左侧一列的16个基本运算电路的加法器进位输出为cp1[31,i]cp2[31,i],其余基本运算电路的进位输入为其右侧的基本运算电路的进位输出;在同一行中的32个基本运算电路的多路选择器(102)的输入Ip[0]是相同的,都是该行最右侧的基本运算电路中的一位加法器(103)的输出;除第1行的32个基本运算电路以外,每一行的基本运算电路的输入P[j]是上一行的基本运算电路的输出Po[j-1]。
地址 200233上海市宜山路900号A区六楼