发明名称 多端口RAM存储装置
摘要 本发明涉及一种多端口RAM存储装置,该存储装置配有RAM存储单元(1)以及多个串行/并行转换器(5、6、7)和一个并行/串行转换器以便将串行信号转换成并行信号。该多端口RAM存储装置还包括一个控制单元(11)以及二个时隙分配单元(8、9),由此可以利用单端口的RAM存储单元(1)实现多连接模拟。另外,通过一个功率控制单元(12)可以大大降低功耗。
申请公布号 CN1165006C 申请公布日期 2004.09.01
申请号 CN00817280.3 申请日期 2000.12.13
申请人 西门子公司 发明人 H·默勒
分类号 G06F13/16;G06F13/40 主分类号 G06F13/16
代理机构 中国专利代理(香港)有限公司 代理人 吴立明;张志醒
主权项 1.多端口RAM存储装置,该装置包括: 用于第一时分复用系统(UR)的且带有地址/控制端子(2)、读端子(3)、和写端子(4)的RAM存储单元(1);其特征在于,所述多端口RAM存储装置还包括:地址串行/并行转换器(5),用于将第二时分复用系统(R)中的多个串行地址信号(Adr0…Adr3)转换成第一时分复用系统(UR)中的多个并行地址信号;选择串行/并行转换器(6),用于将第二时分复用系统(R)中的多个串行选择信号(Se10…Se13)转换成第一时分复用系统(UR)中的多个并行选择信号;数据输入串行/并行转换器(7),用于将第二时分复用系统(R)中的至少一个串行数据输入信号(DIN0)转换成第一时分复用系统(UR)中的至少一个并行数据输入信号;第一时隙分配单元(8),用于将第一时分复用系统(UR)的预定时隙(P0…P4)中的并行地址信号选择性地馈送到RAM存储单元(1)的地址/控制端子(2);第二时隙分配单元(9),用于分配在RAM存储单元(1)读端子被读出的第一时分复用系统的预定时隙(P0…P4)中的并行数据输出信号;并行/串行转换器(10),用于将第一时分复用系统(UR)的多个并行数据输出信号转换成第二时分复用系统(R)的多个串行数据输出信号(DOUT0…DOUT3);和控制单元(11),用于根据多个并行选择信号控制第一和第二时隙分配单元(8、9)。
地址 德国慕尼黑