发明名称 半导体装置的制造方法
摘要 在半导体衬底上形成第1层布线层之后,在该第1层布线层上形成氮化硅膜。接着在氮化硅膜上形成第2层间绝缘膜,刻蚀该第2层间绝缘膜并使氮化硅膜露出后,通过用含氟气体刻蚀已露出的氮化硅膜来形成通路孔。接下来对已露出的第1铜层进行等离子体处理,除去含有含氟聚合物的污染物。然后在通路孔的内面堆积第2阻挡金属膜和第2铜层,而形成通路插头。由此提供一种通过从已露出的铜表面除去含有含氟聚合物的污染物,使铜表面处于形成自然氧化膜的状态,从而能够抑制铜的腐蚀的半导体装置的制造方法。
申请公布号 CN1523656A 申请公布日期 2004.08.25
申请号 CN03124987.6 申请日期 2003.09.23
申请人 株式会社瑞萨科技 发明人 田原贤治
分类号 H01L21/768;H01L21/3065;H01L21/311;H01L21/304 主分类号 H01L21/768
代理机构 中国专利代理(香港)有限公司 代理人 马铁良;叶恺东
主权项 1.一种具有铜布线的半导体装置的制造方法,其特征在于:具有在上述铜布线上形成绝缘膜的工序;用含氟气体刻蚀上述绝缘膜,设置直至达到上述铜布线的开孔部的工序;在设置上述开孔部的工序之后,不停止等离子体放电,在同一室内连续地对在上述开孔部的底部已露出的铜的表面进行等离子体处理的工序。
地址 日本东京都