发明名称 薄膜晶体管衬底及其制造方法
摘要 提供一种薄膜晶体管衬底,包括第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管包括第一激活层、第一栅极绝缘薄膜和第一栅电极。第二薄膜晶体管包括形成的第二激活层、第二栅极绝缘薄膜和第二栅电极。第二栅极绝缘薄膜的厚度大于第一栅极绝缘薄膜的厚度,第二激活层具有至少两个叠盖第二栅电极的杂质掺杂区域,第一激活层具有至少两个相对于第一栅电极以自对准方式形成的杂质掺杂区域,以及第二栅电极包括半导体层。
申请公布号 CN1523679A 申请公布日期 2004.08.25
申请号 CN200410005375.3 申请日期 2004.02.11
申请人 日本电气株式会社 发明人 奥村展
分类号 H01L29/786;H01L21/336;G02F1/1368 主分类号 H01L29/786
代理机构 中科专利商标代理有限责任公司 代理人 刘晓峰
主权项 1.一种薄膜晶体管衬底,包括:绝缘衬底;形成在所述绝缘衬底之上的第一薄膜晶体管,其中所述第一薄膜晶体管包括形成在所述绝缘衬底之上的第一激活层、形成在所述第一激活层上的第一栅极绝缘薄膜和形成在所述第一栅极绝缘薄膜上的第一栅电极;以及形成在所述绝缘衬底之上的第二薄膜晶体管,其中所述第二薄膜晶体管包括形成在所述绝缘衬底之上的第二激活层、形成在所述第二激活层上的第二栅极绝缘薄膜和形成在所述第二栅极绝缘薄膜上的第二栅电极,其中,所述第二栅极绝缘薄膜的厚度大于所述第一栅极绝缘薄膜的厚度,其中,所述第二激活层具有至少两个叠盖所述第二栅电极的杂质掺杂区域,其中,所述第一激活层具有至少两个相对于所述第一栅电极以自对准方式形成的杂质掺杂区域,以及其中,所述第二栅电极包括半导体层。
地址 日本东京都